【正文】 numa=4。 elsif numin=80 then numa=8。 end case。 when 3 =display=11110010。 when 7 =display=11100001。程序中，HH2為小時(shí)的十位和個(gè)位； MM2為分鐘的十位和個(gè)位； SS2 為秒的十位和個(gè)位；3 譯碼顯示模塊圖221 譯碼顯示部分模塊譯碼顯示模塊是受sel控制，將輸入的四位二進(jìn)制碼，譯碼為可以驅(qū)動(dòng)數(shù)碼管顯示的八位二進(jìn)制碼。程序中，numa：計(jì)時(shí)顯示十位； numb：計(jì)時(shí)顯示個(gè)位； numc：里程顯示十位； numd：里程顯示個(gè)位； d1：計(jì)費(fèi)顯示角位； d2：計(jì)費(fèi)顯示個(gè)位； d3：計(jì)費(fèi)顯示十位； d4：計(jì)費(fèi)顯示百位；（2） XUAN1模塊 case sel is when000=p1=M1。 when010=p=numd。 end if。 譯碼顯示部分譯碼顯示部分是出租車最后一部分，它將前面所計(jì)算出來的，時(shí)間鐘、里程數(shù)、計(jì)時(shí)數(shù)、總費(fèi)用都通過數(shù)碼管顯示出來。 end if。 if d3=1001 then d3=0000。d1=1000。 end if。 if d4=1001 then d4=0000。 end if。 end if。因此，計(jì)費(fèi)的角位，有0、8五種變化，其中只有在等于8的時(shí)候會(huì)產(chǎn)生進(jìn)位，因此需要將角位等于8的時(shí)候分別進(jìn)行邏輯進(jìn)位，其他的均采用十進(jìn)制計(jì)數(shù)進(jìn)位。 end if。 else w2=w2+1。139。 end if。 波形仿真圖如圖29所示：圖29 時(shí)間模塊計(jì)時(shí)顯示波形仿真圖 里程計(jì)數(shù)部分 ，并進(jìn)行累加計(jì)數(shù)，從而輸出12公里信號(hào)，以及輸出顯示總的里程數(shù)。 if jishi=99 then jishi=0。 end if。 end if。139。139。139。2 調(diào)時(shí)，調(diào)分功能當(dāng)調(diào)時(shí)使能端EN高電平有效時(shí)，進(jìn)入調(diào)時(shí)狀態(tài)，這時(shí)，程序?qū)φ{(diào)小時(shí)按鍵ADJUSTH、調(diào)分按鍵ADJUSTM敏感，當(dāng)它們其中一個(gè)被按下后，開始對(duì)clock上升沿敏感，：if rising_edge(clock) then if en=39。 else H=H+1。 end if。通過計(jì)數(shù)器功能，以供給時(shí)間部分使用。第2章 設(shè)計(jì)思路和各部分的實(shí)現(xiàn) 出租車計(jì)價(jià)器的特點(diǎn)和功能出租車計(jì)價(jià)器是一種專用的計(jì)量器，它被安裝在出租車上來計(jì)量乘客在乘車過程中生成的各種費(fèi)用，因此，它具有在不同情況下的計(jì)費(fèi)功能，本次設(shè)計(jì)的出租車計(jì)價(jià)器具有如下功能和特點(diǎn)：1 基本計(jì)費(fèi)功能：，以半公里提前計(jì)費(fèi)；2 白天/夜晚22:00－5:00 ：起步費(fèi)5元/2公里，3 帶數(shù)據(jù)輸出功能，便于和微型打印機(jī)通信；4 具有停車計(jì)費(fèi)功能，；5 總里程超過12km，即2元/公里；6 時(shí)間顯示功能，以供出租車平時(shí)使用；7 LED數(shù)碼管顯示功能，可以將總費(fèi)用，總公里數(shù)，停車時(shí)間，顯示出來； 基本設(shè)計(jì)思路和工作原理出租車計(jì)價(jià)器是接受外部里程脈沖信號(hào)，然后根據(jù)里程脈沖逐一累加計(jì)費(fèi)，最后輸出顯示。3）完全集成化MAX+PLUS II軟件的設(shè)計(jì)輸入、處理與校驗(yàn)功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動(dòng)念調(diào)試、縮短設(shè)計(jì)周期。Max+plusII 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的EDA軟件。3 VHDL基本程序結(jié)構(gòu)一個(gè)相對(duì)完整的VHDL設(shè)計(jì)由以下幾個(gè)部分組成：庫、程序包，實(shí)體，結(jié)構(gòu)體，配置。6）修改靈活由于VHDL具有類屬描述語句和子程序調(diào)用等功能，對(duì)于已完成的設(shè)計(jì)，在不改變?cè)闯绦虻那疤嵯?，只需改變類屬參?shù)或函數(shù)，就能改變?cè)O(shè)計(jì)的規(guī)模和結(jié)構(gòu)。2）豐富的仿真語言和庫函數(shù)VHDL豐富的仿真語言和庫函數(shù)，使得在大規(guī)模集成電路設(shè)計(jì)的早期就能查驗(yàn)出設(shè)計(jì)系統(tǒng)的功能可行性，可隨時(shí)對(duì)設(shè)計(jì)進(jìn)行功能仿真、時(shí)序仿真，使設(shè)計(jì)者在設(shè)計(jì)初期就可以對(duì)整個(gè)工程設(shè)計(jì)的可行性作出決策，從而縮短了設(shè)計(jì)周期，減少了研發(fā)成本。由于VHDL電路描述語言所能涵蓋的范圍很廣，從ASIC的設(shè)計(jì)到PCB系統(tǒng)的設(shè)計(jì)，VHDL電路描述語言都能派上用場，所以VHDL語言毫無疑問地成為硬件設(shè)計(jì)工程師的必備工具。據(jù)最新統(tǒng)計(jì)顯示，中國和印度正在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的兩個(gè)市場，年復(fù)合增長率分別達(dá)到了50%和30%。在ASIC和PLD設(shè)計(jì)方面，向超高速、高密度、低功耗、低電壓方向發(fā)展。由于科技的發(fā)展，芯片中的數(shù)據(jù)可保持10年不變，且芯片體積小、容量大，因此這種方式具有十分重要的現(xiàn)實(shí)意義和廣闊的市場前景。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本，簡稱93版。參考資料1．CPLD數(shù)字電路設(shè)計(jì)，清華大學(xué)出版社2．CPLD/FPGA應(yīng)用開發(fā)技術(shù)，人民郵電出版社周 次第1 ～ 4 周第5～8周第9～12周第13～16周第17～18周應(yīng)完成的內(nèi)容閱讀資料，研究算法總體設(shè)計(jì)編寫代碼測(cè)試與調(diào)試程序撰寫論文修改論文準(zhǔn)備答辯指導(dǎo)教師：職稱：講師 2012年1月23日系級(jí)教學(xué)單位審批： 年 月 日摘要出租車計(jì)價(jià)器在最初使用時(shí)的基本功能是根據(jù)行駛里程計(jì)價(jià)，要求精度高，可靠性好但是隨之科學(xué)技術(shù)的發(fā)展，傳統(tǒng)的出租車計(jì)價(jià)器已經(jīng)不能滿足人們多方面的使用要求，因此加強(qiáng)對(duì)出租車計(jì)價(jià)器的多功能設(shè)計(jì)，具有重要的現(xiàn)實(shí)意義。通過MAX+PLUSII軟件開發(fā)平臺(tái)進(jìn)行編程和軟件仿真，然后通過EDA試驗(yàn)箱進(jìn)行硬件仿真來完成整個(gè)設(shè)計(jì)過程。20世紀(jì)90年代，國際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。一種功能完備，簡單易用，計(jì)量準(zhǔn)確的出租車計(jì)價(jià)器是加強(qiáng)出租車行業(yè)管理，提高服務(wù)質(zhì)量的必需品。在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計(jì)算機(jī)及軟件技術(shù)、第三代移動(dòng)通信技術(shù)、信息管理、信息安全技術(shù)，積極開拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟(jì)增長點(diǎn)。在EDA軟件開發(fā)方面，目前主要集中在美國。EDA水平不斷提高，設(shè)計(jì)工具趨于完美的地步。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體(可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(即端口)和內(nèi)部(即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分)。設(shè)計(jì)不必各個(gè)都從頭再來，只要在更高的層次上把IP模塊利用起來，能達(dá)到事半功倍的效果。行為描述主要指順序語句描述，既通常是指古有進(jìn)程的非結(jié)構(gòu)化的邏輯描述。實(shí)體類似與原理圖中的一個(gè)部件符號(hào)，它并不描述設(shè)計(jì)的具體功能，只定義了該設(shè)計(jì)所需的全部輸入輸出信號(hào)。它具有豐富的圖形界面，輔之以完整的、即時(shí)訪問的在線文檔，使設(shè)計(jì)者能夠輕松的使用Max+plusII軟件包設(shè)計(jì)數(shù)字集成電路。由于MAX+PLUSII支持多種器件，設(shè)計(jì)者不必學(xué)習(xí)新的工具就可支持新的結(jié)構(gòu)。2 分頻部分，將全局時(shí)鐘轉(zhuǎn)化為時(shí)間所用的時(shí)鐘脈沖。 elsif a146 then clk_5hz=39。 時(shí)間部分的實(shí)現(xiàn)圖25 時(shí)間模塊圖時(shí)間部分主要由TIME1模塊組成，主體是一個(gè)數(shù)字電子鐘，分別有時(shí)、分、秒的輸出以及白天黑夜信號(hào)D/N、五分鐘計(jì)時(shí)time_5m信號(hào)的輸出，5分鐘計(jì)時(shí)顯示輸出功能；同時(shí)它具有調(diào)時(shí)、調(diào)分的的功能，在出租車上也可以作為日常時(shí)間電子表使用。 end if。139。 end if。 end if。time_5m=39。 else a:=0。 波形仿真圖如圖28所示：圖28 時(shí)間模塊五分鐘計(jì)時(shí)脈沖仿真圖5 五分鐘計(jì)時(shí)顯示功能五分鐘計(jì)時(shí)顯示功能，為在停車計(jì)費(fèi)期間，顯示出的停車時(shí)間，它是與5分鐘計(jì)時(shí)信號(hào)同步的，都是感應(yīng)暫停按鍵pause來開始啟動(dòng)的。 else jishicount=jishicount+1。139。039。相關(guān)程序如下所示： if start=39。 end if。 波形仿真圖如圖211所示：圖211 計(jì)費(fèi)里程顯示波形仿真圖 里程計(jì)數(shù)部分在整個(gè)出租車計(jì)價(jià)器的設(shè)計(jì)中很重要，因?yàn)樗怯?jì)費(fèi)的根本所在，它要輸出顯示總的行程數(shù)，更要準(zhǔn)確的輸出12公里信號(hào)以控制計(jì)費(fèi)部分的改變計(jì)費(fèi)模式，從而達(dá)到準(zhǔn)確計(jì)費(fèi)的目的。 if d3=1001 then d3=0000。 elsif d1=0110 then d1=0010。 else d2=d2+1。 else d3=d3+1。程序中，counter為半公里脈沖計(jì)數(shù)變量，當(dāng)counter=4的時(shí)候?yàn)閮晒?，因?yàn)橐獙?shí)現(xiàn)半公里提前計(jì)費(fèi)，因此當(dāng)counter=4時(shí)，開始在初始計(jì)費(fèi)上累加計(jì)費(fèi)。白天計(jì)費(fèi)波形仿真圖如圖213所示：圖213 白天計(jì)費(fèi)波形仿真圖黑夜計(jì)費(fèi)波形仿真圖如圖214所示：圖214 黑夜計(jì)費(fèi)波形仿真圖2 大于12公里計(jì)費(fèi)功能功能要求：當(dāng)計(jì)費(fèi)里程達(dá)到12公里后，計(jì)費(fèi)模式將要改變，變?yōu)槊抗飪稍?，即半公?元。 end if。因此，每一個(gè)五分鐘停車計(jì)時(shí)脈沖都相當(dāng)于一個(gè)半公里里程脈沖。譯碼顯示部分由saomiao模塊、XUAN模塊、XUAN1模塊、yimaxianshi1模塊、fenwei模塊、qiehuan模塊組成，下面將逐一介紹這些模塊的工作原理和主要功能。波形仿真圖如圖218所示：圖218 分頻模塊波形仿真圖2 XUAN、XUAN1模塊 圖219 XUAN模塊 圖220 XUAN1模塊XUAN、XUAN1模塊分別為八選一和六選一選擇器，受sel控制，根據(jù)sel的值進(jìn)行選擇輸出。 when101=p=d2。 when100=p1=M2。 when 2 =display=11011011。 when others =display=00000000。 when 6 =display=10111110。因此，需要選出元的那一位，然后進(jìn)行帶有小數(shù)點(diǎn)的譯碼，其他的均進(jìn)行無小數(shù)點(diǎn)的譯碼。 numb=numin70。 numb=numin30。 end process。2. 引腳插座，號(hào)碼對(duì)應(yīng)于芯片的管腳。8. 20位的撥碼開關(guān)；撥上時(shí)輸出高電平，撥下時(shí)輸出低電平；最右邊兩個(gè)除外，提供三個(gè)插孔，可以自由使用；其上方是對(duì)應(yīng)的一排插座。數(shù)碼管顯示從左到右依次為，計(jì)時(shí)顯示兩位、計(jì)費(fèi)里程顯示兩位、總計(jì)費(fèi)顯示四位。課題中設(shè)計(jì)的所有模塊均采用VHDL硬件描述語言進(jìn)行編寫，在Altera公司的MAX+PLUSII開發(fā)環(huán)境下進(jìn)行程序的編寫、邏輯綜合和功能、時(shí)序仿真。 在此，向在畢業(yè)設(shè)計(jì)過程中一直給予我?guī)椭狞S老師和在大學(xué)四年里傳授我知識(shí)和培養(yǎng)我自立自學(xué)，不斷求知精神的老師們致以真誠的謝意。3，構(gòu)思出各個(gè)模塊的相應(yīng)算法狀態(tài)機(jī)圖。～6周，構(gòu)思總體設(shè)計(jì)圖，研究各個(gè)模塊的相應(yīng)算法狀態(tài)機(jī)圖。有條件的企業(yè)可開展“網(wǎng)絡(luò)制造”，便于合作設(shè)計(jì)、合作制造，參與國內(nèi)和國際競爭。日本、韓國都有ASIC設(shè)計(jì)工具，但不對(duì)外開放?？删幊踢壿嬈骷?0年代以來經(jīng)歷了PAL,GALCPLD,FPGA幾個(gè)發(fā)展階段，其中CPLD/FPGA高密度可編程邏輯器件，目前集成度已高達(dá)200萬門片，它將各模塊ASC集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快速度上市，而當(dāng)市場擴(kuò)大時(shí)，他可以很容易的轉(zhuǎn)換掩膜ASIC實(shí)現(xiàn)，因此開發(fā)風(fēng)險(xiǎn)也大為降低。IEEE（The Institute of Electrical and Electronics Engineers）于1987年將VHDL采納為IEEE1076標(biāo)準(zhǔn)。一般學(xué)習(xí)電路仿真工具（如multiSIM、PSPICE）和PLD開發(fā)工具（如Altera/Xilinx的器件結(jié)構(gòu)及開發(fā)系統(tǒng)），為今后工作打下基