【正文】 、同步開(kāi)關(guān)輸出引腳、電源、地被ASIC生產(chǎn)廠家提供分配規(guī)則 。（4）電源消耗ASCIC賣(mài)方提供規(guī)定的片上電源消耗，這個(gè)可以用來(lái)確定I/O緩沖器、內(nèi)部接口門(mén)、片上存儲(chǔ)器消耗的電源，工具可以預(yù)言ASIC消耗的電源，這是有可能的 。 第5節(jié)包括在ASIC和SOC中低能源消耗設(shè)計(jì)概念和技術(shù)，一些優(yōu)化能源消耗的方法可以使用在不同層次的提取，這一技術(shù)包括運(yùn)算法則、體系機(jī)構(gòu)、注冊(cè)轉(zhuǎn)移、門(mén)優(yōu)化。一旦你完成你的設(shè)計(jì)（ASICH或者SOC）自頂向下的工作和產(chǎn)生門(mén)網(wǎng)格表，你可以開(kāi)始進(jìn)入物理設(shè)計(jì)過(guò)程。無(wú)論模擬器胡子是靜態(tài)時(shí)序分析器做的確認(rèn)，金屬下載線僅僅被評(píng)估。下面讓我們對(duì)著下圖了解設(shè)計(jì)步驟。確認(rèn)發(fā)生在所有的各個(gè)層次，比如IP層、接口層、片上層。OCP是一個(gè)是實(shí)質(zhì)插座接口（VSI）聯(lián)盟的實(shí)質(zhì)組件規(guī)格的功能擴(kuò)展。 解決這個(gè)問(wèn)題的一個(gè)方法是用利用智能片，它是在一塊片上有內(nèi)部統(tǒng)一標(biāo)準(zhǔn)單個(gè)實(shí)體之間的通信。密度。為外部IP的接口和功能塊分配一些時(shí)間段，可以變成更加流行。 176。總線功能模型 176。 。硬件IP核的集成是很簡(jiǎn)單的，它可以以最小的集成移植到一片SOC物理設(shè)計(jì)當(dāng)中，但是硬件IP核是技術(shù)受扶養(yǎng)者并且在多重設(shè)計(jì)和技術(shù)對(duì)面的重配置和集成中提供最小的適應(yīng)和可移植性。先前模型通常被成為IP或者VC。音調(diào)處理單元 聲音處理單元包含有多媒體的數(shù)據(jù)信號(hào)處理中心，提供以下功能：1. 代碼激活線性預(yù)報(bào)2. 脈沖編碼調(diào)制3. 回音取消4. 靜音抑制5. 聲音檢測(cè)6. 音調(diào)探測(cè)和產(chǎn)生7 .雙重音調(diào)多頻處理信息包處理單元 信息包處理單元包含少量的信息處理器，用來(lái)處理聲音和準(zhǔn)備傳輸?shù)男盘?hào)信息，它有如下作用：4. 傳輸控制協(xié)議在第3章中我們將給會(huì)詳細(xì)介紹這個(gè)。標(biāo)準(zhǔn)網(wǎng)（Utopia）：它是一個(gè)工業(yè)標(biāo)準(zhǔn)，Utopia 兩級(jí)接口是使用ATM作為物理傳輸結(jié)構(gòu)的系統(tǒng)的接口。它可以是專(zhuān)用的微型處理器的接口，也可以是通用的系統(tǒng)總線接口，如PCI總線接口微型處理器接口 同步處理器接口，比如摩托羅拉的6800，它是同步的32位接口；或者是英特爾的960型號(hào)，它運(yùn)行在33MHz，支持中斷處理，允許SOC和處理器的接口用最小的邏輯；PCI支持?jǐn)?shù)據(jù)和地址復(fù)用，從而減少在SOC上的I/O管腳數(shù)量。下面讓我們來(lái)給它定義。聲音網(wǎng)絡(luò)協(xié)議是一個(gè)SOCPCI接口還可以支持總線配置、初始化的功能和DMA，但不需要仲裁器，這種接口可以提供存儲(chǔ)而共享內(nèi)存。64Kbit/slaw/ ULAW聲音 信道通過(guò)SOC從前端壓縮地方信息網(wǎng)絡(luò)。IC設(shè)計(jì)者有代表的利用初步設(shè)計(jì)模塊來(lái)避免為每一個(gè)新產(chǎn)品重復(fù)設(shè)計(jì)相同部分。但是隨著這一方面的開(kāi)發(fā)數(shù)量的增加，經(jīng)驗(yàn)積累，可重復(fù)利用模塊的在成本和開(kāi)發(fā)時(shí)間的好處是顯而易見(jiàn)的。雖然軟件IP核為改變功能提供最大的適應(yīng)性，但是在它們被用來(lái)設(shè)計(jì)的之前，用戶(hù)將它們集成，并進(jìn)行最優(yōu)化和檢驗(yàn)。 HDL 指標(biāo)網(wǎng)格 176?；鶎佑?jì)劃模型 176。IP提供商的硬件論證可能性說(shuō)明是一種很好的方式，可以利用這一方式來(lái)在硅片上確定IP模塊的作用。在綜合開(kāi)放的過(guò)程中，可以和IP提供商制定一個(gè)技術(shù)支持合同，這里有很多實(shí)例，當(dāng)IP被指定為詳細(xì)的設(shè)計(jì)在集成電路中，僅僅IP提供商能夠提供修改指導(dǎo)，同時(shí)，在電路的整體開(kāi)發(fā)中，獲得IP提供商的技術(shù)支持是很必要的。同時(shí)，數(shù)據(jù)公享變得可能。一個(gè)很簡(jiǎn)單的微型網(wǎng)絡(luò)SOC的例子是Sonics的硅底板，它保證了終端對(duì)終端通信通過(guò)管理所有的IP核通信，同時(shí)保證在典型SOC設(shè)計(jì)中高速的存儲(chǔ)到共享內(nèi)存去 。一個(gè)SOC設(shè)計(jì)者可以?xún)?yōu)化設(shè)計(jì)，通過(guò)優(yōu)化了的Sonics底板，Sonics利用發(fā)展環(huán)境來(lái)發(fā)展。代碼的綜合必須決定在來(lái)自于外部連貫的測(cè)試模式 ，根據(jù)它來(lái)選擇代碼。模擬寄存器層應(yīng)該是非常徹底的，因?yàn)閮H僅有一個(gè)地方可以正確的函數(shù)可以有效的確認(rèn)。底層可以從合成層這一步到組單元獲得信息，從而確認(rèn)時(shí)序運(yùn)行。輸入到地址路線的是網(wǎng)格、時(shí)鐘定義、和I/O規(guī)范。一些ASIC的技術(shù)依然存在，他們是門(mén)陣列、標(biāo)準(zhǔn)單元和全制定的設(shè)計(jì)。（7） 電源開(kāi)關(guān)時(shí)序這個(gè)時(shí)序指定正確的和使用的電源開(kāi)關(guān)時(shí)序，這是為雙電壓供應(yīng)裝置作為內(nèi)部電源和外部電源。我們假設(shè)設(shè)計(jì)者利用Synopsys 的PrimeTime 作為片上設(shè)計(jì)工業(yè)的標(biāo)準(zhǔn)STA工具。這里，在前端流，從代碼RTL開(kāi)始，這些代碼可以用硬件描述語(yǔ)言（HDL），比如Verilog、VHDL。set_max_fanout第4張將介紹平面布置圖一些有用的指導(dǎo)使用設(shè)計(jì)超過(guò)200萬(wàn)門(mén)的ASIC：ILM可以代替?zhèn)鹘y(tǒng)的STAM