【正文】 、同步開關(guān)輸出引腳、電源、地被ASIC生產(chǎn)廠家提供分配規(guī)則 。（4）電源消耗ASCIC賣方提供規(guī)定的片上電源消耗，這個可以用來確定I/O緩沖器、內(nèi)部接口門、片上存儲器消耗的電源，工具可以預(yù)言ASIC消耗的電源，這是有可能的 。 第5節(jié)包括在ASIC和SOC中低能源消耗設(shè)計概念和技術(shù)，一些優(yōu)化能源消耗的方法可以使用在不同層次的提取，這一技術(shù)包括運算法則、體系機構(gòu)、注冊轉(zhuǎn)移、門優(yōu)化。一旦你完成你的設(shè)計（ASICH或者SOC）自頂向下的工作和產(chǎn)生門網(wǎng)格表，你可以開始進入物理設(shè)計過程。無論模擬器胡子是靜態(tài)時序分析器做的確認，金屬下載線僅僅被評估。下面讓我們對著下圖了解設(shè)計步驟。確認發(fā)生在所有的各個層次，比如IP層、接口層、片上層。OCP是一個是實質(zhì)插座接口（VSI）聯(lián)盟的實質(zhì)組件規(guī)格的功能擴展。 解決這個問題的一個方法是用利用智能片，它是在一塊片上有內(nèi)部統(tǒng)一標準單個實體之間的通信。密度。為外部IP的接口和功能塊分配一些時間段，可以變成更加流行。 176。總線功能模型 176。 。硬件IP核的集成是很簡單的，它可以以最小的集成移植到一片SOC物理設(shè)計當(dāng)中，但是硬件IP核是技術(shù)受扶養(yǎng)者并且在多重設(shè)計和技術(shù)對面的重配置和集成中提供最小的適應(yīng)和可移植性。先前模型通常被成為IP或者VC。音調(diào)處理單元 聲音處理單元包含有多媒體的數(shù)據(jù)信號處理中心，提供以下功能：1. 代碼激活線性預(yù)報2. 脈沖編碼調(diào)制3. 回音取消4. 靜音抑制5. 聲音檢測6. 音調(diào)探測和產(chǎn)生7 .雙重音調(diào)多頻處理信息包處理單元 信息包處理單元包含少量的信息處理器，用來處理聲音和準備傳輸?shù)男盘栃畔ⅲ腥缦伦饔茫?. 傳輸控制協(xié)議在第3章中我們將給會詳細介紹這個。標準網(wǎng)（Utopia）：它是一個工業(yè)標準，Utopia 兩級接口是使用ATM作為物理傳輸結(jié)構(gòu)的系統(tǒng)的接口。它可以是專用的微型處理器的接口，也可以是通用的系統(tǒng)總線接口，如PCI總線接口微型處理器接口 同步處理器接口，比如摩托羅拉的6800，它是同步的32位接口；或者是英特爾的960型號，它運行在33MHz，支持中斷處理，允許SOC和處理器的接口用最小的邏輯；PCI支持數(shù)據(jù)和地址復(fù)用，從而減少在SOC上的I/O管腳數(shù)量。下面讓我們來給它定義。聲音網(wǎng)絡(luò)協(xié)議是一個SOCPCI接口還可以支持總線配置、初始化的功能和DMA，但不需要仲裁器，這種接口可以提供存儲而共享內(nèi)存。64Kbit/slaw/ ULAW聲音 信道通過SOC從前端壓縮地方信息網(wǎng)絡(luò)。IC設(shè)計者有代表的利用初步設(shè)計模塊來避免為每一個新產(chǎn)品重復(fù)設(shè)計相同部分。但是隨著這一方面的開發(fā)數(shù)量的增加，經(jīng)驗積累，可重復(fù)利用模塊的在成本和開發(fā)時間的好處是顯而易見的。雖然軟件IP核為改變功能提供最大的適應(yīng)性，但是在它們被用來設(shè)計的之前，用戶將它們集成，并進行最優(yōu)化和檢驗。 HDL 指標網(wǎng)格 176?；鶎佑媱澞Ｐ? 176。IP提供商的硬件論證可能性說明是一種很好的方式，可以利用這一方式來在硅片上確定IP模塊的作用。在綜合開放的過程中，可以和IP提供商制定一個技術(shù)支持合同，這里有很多實例，當(dāng)IP被指定為詳細的設(shè)計在集成電路中，僅僅IP提供商能夠提供修改指導(dǎo)，同時，在電路的整體開發(fā)中，獲得IP提供商的技術(shù)支持是很必要的。同時，數(shù)據(jù)公享變得可能。一個很簡單的微型網(wǎng)絡(luò)SOC的例子是Sonics的硅底板，它保證了終端對終端通信通過管理所有的IP核通信，同時保證在典型SOC設(shè)計中高速的存儲到共享內(nèi)存去 。一個SOC設(shè)計者可以優(yōu)化設(shè)計，通過優(yōu)化了的Sonics底板，Sonics利用發(fā)展環(huán)境來發(fā)展。代碼的綜合必須決定在來自于外部連貫的測試模式 ，根據(jù)它來選擇代碼。模擬寄存器層應(yīng)該是非常徹底的，因為僅僅有一個地方可以正確的函數(shù)可以有效的確認。底層可以從合成層這一步到組單元獲得信息，從而確認時序運行。輸入到地址路線的是網(wǎng)格、時鐘定義、和I/O規(guī)范。一些ASIC的技術(shù)依然存在，他們是門陣列、標準單元和全制定的設(shè)計。（7） 電源開關(guān)時序這個時序指定正確的和使用的電源開關(guān)時序，這是為雙電壓供應(yīng)裝置作為內(nèi)部電源和外部電源。我們假設(shè)設(shè)計者利用Synopsys 的PrimeTime 作為片上設(shè)計工業(yè)的標準STA工具。這里，在前端流，從代碼RTL開始，這些代碼可以用硬件描述語言（HDL），比如Verilog、VHDL。set_max_fanout第4張將介紹平面布置圖一些有用的指導(dǎo)使用設(shè)計超過200萬門的ASIC：ILM可以代替?zhèn)鹘y(tǒng)的STAM