【正文】 次畢業(yè)設計是對我大學四年學習下來最好的檢驗。 盡我所知，除文中已經特別注明引用的內容和致謝的地方外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫過的研究成果。與解調端VCO的中心頻率相差較大，所以解調端的鎖相環(huán)在捕捉該頻率并鎖定時所需時間較長如圖58所示，因此如果基帶信號頻率過高那么此時解調端的鎖相環(huán)尚未鎖定低頻信號，此時經過電壓比較器后的輸出信號將不能夠很好的恢復成原基帶信號。畢業(yè)設計（論文）第六章 實現(xiàn)過程中的問題及展望將在本章中集中討論在本次實際實現(xiàn)過程中遇到的困難和解決的辦法，以及發(fā)現(xiàn)但尚未解決的問題以及關于這些問題的一些思考及解決辦法。在確定好濾波器的參數(shù)之后，用示波器測量出低通濾波器的輸出波形，分別記錄下與調制端輸入電壓相對應的濾波器輸出的波形與電壓。由于調試時所用試驗箱的電壓只有5V，所以在面包板上串聯(lián)10個完全相等的電阻，并記下VCO輸出的相應的頻率并選擇合適的電壓范圍。此后經過相位比較器輸出的信號如圖57所示，通過低通濾波器濾除高頻信號后成為直流電壓。 電壓比較器模塊電壓比較器模塊如圖52所示。C1和R1為VCO外接電容電阻，使VCO振蕩。例如，可直接操作的LM324系列，這是用來在數(shù)字系統(tǒng)中，輕松的將提供所需的接口電路，而無需額外的177。共模輸入范圍包括負電源，因而消除了在許多應用場合中采用外部偏置元件的必要性。所以增加RC環(huán)節(jié)，可加大衰減斜率。根據(jù)疊加原理可知，運放反相輸入端的電位 （41）令，則求出閾值電壓 （42）當時，所以，；當時，所以。之所以功率損耗由于低通濾波器而減少是因為P型和N型驅動器在信號輸入周期的大部分時間內都處于OFF狀態(tài)。當和頻率相等但是相位超前于時，P型輸出驅動器在PC2out引腳保持ON狀態(tài)，保持的時間與相位差相對應。當VCO工作在中心頻率時，如果在參考信號輸入端沒有信號或者噪聲輸入，那么等于VCC的一半。VCO的輸出端可以直接連接在相位比較器的輸入端，或者可以再中間接一個分頻器。 VCO模塊VCO模塊需要一個接在C1A和C1B之間的電容C1和一個接在R1和地之間的電阻R1。11VCO外接電阻R1。環(huán)路入鎖時為高電平，環(huán)路失鎖時為低電平。其中兩個相位比較器分別為由異或網(wǎng)絡構成的相位比較器和由邊沿觸發(fā)的JK觸發(fā)器構成的相位比較器。其原理框圖如圖33所示。這種FSK調制器的頻率穩(wěn)定度主要由VCO的外部元件確定。數(shù)字信號控制能夠產生頻率分別為和的兩個振蕩器。圖29 非相干解調原理框圖對應的各點波形解調2FSK信號還可以用鑒頻法、過零檢測法及差分檢波法等。（2）捕捉時間。如果在這個范圍內跟蹤丟失，一般情況下鎖相環(huán)還能再次鎖定，但如果是捕捉過程，這個過程會比較慢。（2）鎖相環(huán)參考輸入端施加的頻率階躍的最大值必須小于拉出范圍。實際的VCO工作在中心頻率時，控制信號等于電源電壓的一半，即。壓控振蕩器輸出信號的弧度頻率正比于控制信號，可以表示為 （21）稱為VCO增益；單位是rad/s經過一定建立時間以后，VCO振蕩頻率會和輸入信號頻率完全相同。 關于鎖相環(huán) 鎖相環(huán)的工作原理鎖相環(huán)的工作原理可以用一個線性鎖相環(huán)為例進行說明。36畢業(yè)設計（論文）第二章 鎖相環(huán)工作原理及FSK調制解調原理鎖相環(huán)(PhaseLocked Loops,即PLL)電路使一個特殊系統(tǒng)跟蹤另外一個系統(tǒng)。深入理解基本電路結構，為進一步理解現(xiàn)代電路設計打下基礎。PLL集成環(huán)路在頻率合成，調制解調，電視機彩色副載波提取，遙控系統(tǒng)，F(xiàn)M解碼等很多方面都有應用。1965年鎖相環(huán)成為集成電路。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。 phaselocked loop。在本文中同時還介紹了設計和調試的具體過程，思路，選用器件的原因以及所用器件的工作原理和在本次設計過程中實際的應用效果，在本文最后也給出了本次設計的最終調試結果。發(fā)送端采用鎖相環(huán)芯片實現(xiàn)了基帶信號的FSK調制，接收端采用CD4046芯片進行解調，并采用了低通濾波電路和電壓比較器電路恢復出其基帶信號。 FSK。除了文中特別加以標注引用的內容外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫的成果作品。 鎖相環(huán)及頻移鍵控產生與設計背景鎖相環(huán)是線性電路。幾年之后出現(xiàn)了全數(shù)字的鎖相環(huán)，其中所有的模塊均由數(shù)字功能模塊組成，其中不再包含任何無源元件。 設計目的與意義本次設計的目的是：掌握電子系統(tǒng)的一般設計方法，深入理解基本電路結構，為進一步理解現(xiàn)代電路設計打下基礎，進一步理解2FSK信號調制解調原理，進行實物制作與調試，分析實際與理論的差異。工作原理簡單，易于實現(xiàn)，由于CMOS集成鎖相環(huán)的優(yōu)越性能，使得整體電路的體積減小，調試與維護容易。 在這一章中將介紹一些有關于鎖相環(huán)及頻移鍵控的基本工作原理?？刂齐妷焊淖僔CO的頻率，減小與輸入信號之間的相位差。最常用的一階濾波器有：無源超前滯后濾波器，有源超前滯后濾波器，有源比例積分濾波器。假設電源電壓為，那么的取值范圍必須介于0和之間。想要使鎖相環(huán)系統(tǒng)保持相位跟蹤，必須滿足以下三個條件：（1）參考信號的角頻率必須在同步范圍內。這是鎖相環(huán)穩(wěn)定工作的動態(tài)界限。這是捕獲過程為一個鎖定過程是鎖相環(huán)達到鎖定需要的時間。圖27中的抽樣判決電路是一個比較器，對上下兩支路低通濾波器送出的信號電平進行比較，如果上支路輸出的信號大于下支路，則判為1碼。調制其框圖如圖31所示。由于和為常量，所以當VCO處于線性工作范圍時，只要改變VCO的控制電壓為一個合適值，就能得到所要的FSK調制頻率。這樣，調制信號就可以從VCO控制電壓中恢復出來。在該芯片中包含一個壓控振蕩器和兩個相位比較器。表11 CD4046引腳功能表符號引腳名稱功能1輸出端（相位脈沖輸出） 相位比較器2輸出的相位差信號，為上升沿控制邏輯。5VCO禁止端，1有效 控制信號輸入，高電平時禁止，低電平時允許壓控振蕩器工作。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續(xù)與進行相位比較，最后使得＝，兩者的相位差為一定值，實現(xiàn)了相位鎖定。如果不用該引腳的話，就把該引腳開路。通過低通濾波器被回送到VCO輸入端的PC1的平均輸出電壓是由于參考信號和比較器輸入信號的相位差產生的，如圖43所示。它由四個觸發(fā)器，門控和一個由P型和N型驅動器組成的三態(tài)輸出組成。因此，對于PC2來說，在VCO的全頻率范圍內和之間不存在相位差。圖44所示為一般單限比較器，為外加參考電壓。由于一階電路的過渡帶較寬，幅頻特性的最大衰減斜率僅為20dB/十倍頻。該四放大器可以工作在低到3V或者高到32V的電源下，靜態(tài)電流為MC1741的靜態(tài)電流的五分之一。應用領域包括傳感器放大器，直流增益模塊和所有傳統(tǒng)的運算放大器現(xiàn)在可以更容易地在單電源系統(tǒng)中實現(xiàn)的電路。 電路設計 調制模塊調制模塊電路如圖51所示。參考信號同相位比較器輸入信號的相位差信號通過輸出，該信號通過二階有源低通濾波器濾除高頻分量后成為直流信號且該信號被回送至端。如圖56及圖510所示。圖53 基帶信號頻率圖54 基帶信號與解調后輸出信號波形圖55 基帶信號及調制信號波形圖56 基帶信號及解調端VCO輸出波形圖57 基帶信號及解調端相位比較器輸出信號波形圖58 基帶信號及濾波器輸出信號圖59 調制信號中高頻率信號頻率圖510 解調端VCO輸出信號高頻部分頻率圖511 實際調試電路 實際調試過程首先搭建調制電路，按照設計好的電路在面包板上進行搭建，在搭建好解調電路之后，首先測量解調端PLL芯片中的VCO的中心頻率，并調整外接電容和外接電阻，使得解調端的PLL芯片中VCO的中心頻率適中。經過反復調試，最終確定二階有源低通濾波器的參數(shù)和結構。調節(jié)基帶信號發(fā)生的頻率為2000Hz，發(fā)現(xiàn)該系統(tǒng)不能滿足解調出原基帶信號，測量各點波形發(fā)現(xiàn)解調端電路在捕捉低電平時，捕捉時間較長，故不斷調低基帶信號頻率，使得其能夠滿足該系統(tǒng)要求，最終確定為100Hz。這是因為調制信號兩部分的頻率差導致的。學位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的學位論文，是本人在導師的指導下進行的研究工作所取得的成果。本聲明的法律后果由本人承擔。本次畢業(yè)設計大概持續(xù)了半年，現(xiàn)在終于到結尾了。再次對周巍老師表示衷心的感謝。學友情深，情同兄妹。