基于fpga的ide硬盤接口卡的實(shí)現(xiàn)(更新版)
【正文】 IDE接口上的信號(hào)。 本文采用FPGA實(shí)現(xiàn)了IDE硬盤接口協(xié)議。該卡提供兩個(gè)符合ATA6規(guī)范的接口，采用FPGA實(shí)現(xiàn)了兩套IDE接口功能，設(shè)計(jì)支持PIO和Ultra下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。說 明方向名稱管腳管腳名稱方向說 明復(fù)位IRESET12Ground（見注1）DMA確認(rèn)IDMACK2930Ground PDIAG/CBLID：一條排線上有兩個(gè)存儲(chǔ)設(shè)備時(shí)，設(shè)備1通知設(shè)備0，設(shè)備1已檢測(cè)通過。命 令 寄 存 器 組10000數(shù)據(jù)寄存器數(shù)據(jù)寄存器10001錯(cuò)誤寄存器特征寄存器10010扇區(qū)數(shù)寄存器扇區(qū)數(shù)寄存器10011扇區(qū)號(hào)寄存器扇區(qū)號(hào)寄存器10100柱面數(shù)低8位柱面數(shù)低8位10101柱面數(shù)高8位柱面數(shù)高8位10110驅(qū)動(dòng)器/磁頭寄存器驅(qū)動(dòng)器/磁頭寄存器10111狀態(tài)寄存器命令寄存器輔助狀態(tài)寄存器與狀態(tài)寄存器的內(nèi)容完全相同，但讀該寄存器時(shí)不清除中斷請(qǐng)求。 在DMA方式下，主機(jī)和硬盤之間需要通過一系列握手信號(hào)建立一個(gè)DMA通道，數(shù)據(jù)以數(shù)據(jù)流的形式傳輸。緩沖區(qū)一、二則作為數(shù)據(jù)處理單元的輸入/輸出緩存。 以PIO模式傳輸數(shù)據(jù)的命令有Write Sectors、Write Multiple、Read Sectors和Read Multiple。若DRQ為1則表明硬盤已準(zhǔn)備好接收數(shù)據(jù)。 如果主機(jī)提出中止傳輸，F(xiàn)PGA將撤除主機(jī)至FPGA的DMA通道，同時(shí)繼續(xù)向硬盤發(fā)送數(shù)據(jù)，直到將接收到主機(jī)的數(shù)據(jù)發(fā)送完畢，即緩沖區(qū)二空后，向硬盤提出中止傳輸，撤除FPGA至硬盤的DMA通道，并計(jì)算CRC校驗(yàn)。如果主機(jī)并沒有將所有數(shù)據(jù)發(fā)送完，則再次建立FPGA兩側(cè)的DMA通道，開始新一輪的DMA傳輸；如果主機(jī)已將所有數(shù)據(jù)發(fā)送完，則重新建立FPGA至硬盤的DMA通道，直到將緩沖區(qū)二中的數(shù)據(jù)發(fā)送完，并計(jì)算CRC校驗(yàn)。 Information TechnologyAT Attachment with Packed Interface6 (ATA/ATAPI6). [S] Revision 1e.Actel Corporation，Pro ASIC PLUS Data sheet, Version ，5 基于FPGA的高速連續(xù)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [J] 黃新財(cái) 佃松宜 汪道輝 《微計(jì)算機(jī)信息》2005年第21卷第2期58頁
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1