【正文】 。 56 34 ︰ ︰ 09235H 09236H 將數(shù)據(jù) 3456存放到地址為 09235H的存儲單元中 主存儲器的段結(jié)構(gòu) 一、存儲器分段技術(shù) 由于 8086可尋址的存儲空間 1MB，需要提供 20位的地址碼，而 CPU內(nèi)部的寄存器長度只有 16位，能直接訪問的最大地址空間是 64KB。 （ 2）最大工作模式 ?構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，系統(tǒng)中包含兩個或多個微處理器，其中 8086/8088是主處理器，其他的處理器稱為協(xié)處理器。若 IF為 1，表示允許，否則表示不允許。反映操作結(jié)果的低 8位中“ 1”的個數(shù)的奇偶性。 SF取值與運算結(jié)果最高位一致?？? 制標(biāo)志由軟件設(shè)定，用于中斷、串操作等控制）： OF：溢出標(biāo)志 。 ? 在 8086/8088中， EU和 BIU這種并行的工作方式有力地提高了工作效率。 （ 1） 4個 16位的段地址寄存器： CS—— 16位的代碼段寄存器：用來存放當(dāng)前程序所在段的段基； DS—— 16位的數(shù)據(jù)段寄存器：用來存放當(dāng)前程序所用數(shù)據(jù)段的段基址； ES—— 16位的擴(kuò)展段寄存器：用來存放輔助數(shù)據(jù)所在段的段基址； SS—— 16位的堆棧段寄存器：用來存放當(dāng)前程序所用堆棧段的段基 （ 2） 16位的指令指針寄存器 IP： 用來存放下一條指令的偏移地址， IP在當(dāng)前程序運行中能夠進(jìn)行自動加 1的修正，使其指向下一條指令； （ 3） 20位的地址加法器： 用來形成 20位的物理地址； （ 4） 6字節(jié)的指令隊列緩沖器。 ? 16根數(shù)據(jù)線， 可以同時處理 16位二進(jìn)制數(shù)據(jù) ? 20根地址線， 可用 20位二進(jìn)制數(shù)碼編寫地址，存儲器以字節(jié)（ 8位二進(jìn)制數(shù)據(jù)）為單位組織存儲，可尋址的地址空間可達(dá) 220，即 1M字節(jié) ? 時鐘頻率為 5MHz，工作時，只要一個 5V電源， ? 除了數(shù)據(jù)總線寬度不同外， 8088與 8086在其他方面幾乎完全相同。 （ 2）暫存器： 協(xié)助 ALU完成運算，暫時存放參加運算的數(shù)據(jù)。通用寄存器主要用來保存算術(shù)或邏輯運算的操作數(shù)、中間運算結(jié)果。否則，置 0。 ? AF：半進(jìn)位標(biāo)志。有則置 1，否則，置 0。 ? TF：陷阱標(biāo)志 。 ?兩種模式利用 MN/MX*引腳區(qū)別 ?MN/MX接高電平為最小工作模式 ?MN/MX接低電平為最大工作模式 ?兩種模式下的內(nèi)部操作并沒有區(qū)別 ?IBM PC/XT采用最大模式 ?本節(jié)以最小模式展開基本原理 8086/8088的兩種工作模式 1. 數(shù)據(jù)和地址引腳 ?AD7～ AD0（ Address/Data） 地址 /數(shù)據(jù) 分時復(fù)用 引腳，雙向、三態(tài) 在訪問存儲器或外設(shè)的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或 I/O端口的低 8位地址 A7～ A0 其他時間用于傳送 8位數(shù)據(jù) D7～ D0 ?AD15～ AD8（ Address） 中間 8位 地址引腳 ，輸出、三態(tài) 這些引腳在訪問存儲器或外設(shè)時，提供全部 20位地址中的中間 8位地址 A15～ A8 二、引腳功能 1. 數(shù)據(jù)和地址引腳 （續(xù) 2） A19/S6～ A16/S3（ Address/Status） ?地址 /狀態(tài) 分時復(fù)用引腳，輸出、三態(tài) ?這些引腳在訪問存儲器的第一個時鐘周期輸出高 4位地址 A19～ A16 ?在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效 ?其他時間輸出狀態(tài)信號 S6～ S3 2. 讀寫控制引腳 ALE（ Address Latch Enable） ?地址鎖存允許 ，輸出、三態(tài)、高電平有效 ?ALE引腳高有效時，表示復(fù)用引腳： AD7～ AD0和 A19/S6～ A16/S3正在傳送地址信息 ?由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用 ALE引腳將地址鎖存起來 2. 讀寫控制引腳 （續(xù) 1） M/IO*（ Input and Output/Memory） ?I/O或存儲器訪問 ，輸出、三態(tài) ?該引腳輸出低電平時，表示 CPU將訪問 I/O端口，這時地址總線 A15～ A0提供 16位 I/O口地址 ?該引腳輸出高電平時，表示 CPU將訪問存儲器，這時地址總線 A19～ A0提供 20位存儲器地址 2. 讀寫控制引腳 （續(xù) 2） WR*（ Write） ?寫控制 ，輸出、三態(tài)、低電平有效 ?有效時，表示 CPU正在寫出數(shù)據(jù)給存儲器或 I/O端口 RD*（ Read） ?讀控制 ，輸出、三態(tài)、低電平有效 ?有效時，表示 CPU正在從存儲器或 I/O端口讀入數(shù)據(jù) 2. 讀寫控制引腳 （續(xù) 3） ?M/IO*、 WR*和 RD*是最基本的控制信號 ?組合 后，控制 4種基本的總線周期 總線周期 M/IO* WR* RD* 存儲器讀 高 高 低 存儲器寫 高 低 高 I/O讀 低 高 低 I/O寫 低 低 高 2. 讀寫控制引腳 （續(xù) 4） READY ? 存儲器或 I/O口就緒 ，輸入、高電平有效 ? 在總線操作周期中， 8088 CPU會在第 3個時鐘周期的前沿測試該引腳 ? 如果測到高有效， CPU直接進(jìn)入第 4個時鐘周期 ? 如果測到無效， CPU將插入等待周期 Tw ? CPU在等待周期中仍然要監(jiān)測 READY信號，有效則進(jìn)入第 4個時鐘周期，否則繼續(xù)插入等待周期 Tw。 二、實模式下的存儲器尋址 （ 1）段地址： 描述要尋址的邏輯段在內(nèi)存中的起始位置。 具體方法： 將段寄存器的 16位段基址左移 4位，低位補(bǔ) 0，再與 16位的偏移量相加，即可得物理地