【正文】 表，再得到最簡表達式 SUN YATSEN UNIVERSITY 中山大學(xué) 組合邏輯電路的分析與設(shè)計 （ 4）按最簡邏輯表達式構(gòu)建邏輯電路 SUN YATSEN UNIVERSITY 中山大學(xué) 常用組合電路性能測試與仿真分析 “一位全加器 74LS183”性能測試 輸入輸出端子不多，采用開關(guān)提供輸入信號，指示燈觀察輸出結(jié)果 注： D是 SOP封裝的， N是 DIP封裝 SUN YATSEN UNIVERSITY 中山大學(xué) 常用組合電路性能測試與仿真分析 “一位全加器 74LS183”性能測試 A1=B1=CN1=0, S1=0,1CN1=0 A1=1, B1=CN1=0, S1=1,1CN1=0 SUN YATSEN UNIVERSITY 中山大學(xué) 常用組合電路性能測試與仿真分析 依此類推，使 ABC三個鍵按 000、 00 010… 111組合，運行，觀測輸出結(jié)果，列寫測試結(jié)果。 SUN YATSEN UNIVERSITY 中山大學(xué) 相關(guān)虛擬儀器 邏輯分析儀（ Logic Analyzer） 用于同步記錄和顯示 16位數(shù)字信號，可用于對數(shù)字信號的高速采集和時序分析 接輸入信號 觸發(fā)控制端時鐘控制端接外部時鐘 SUN YATSEN UNIVERSITY 中山大學(xué) 相關(guān)虛擬儀器 操作界面： 左側(cè) 16個小圓圈代表 16個輸入端，若接有被測信號，則出現(xiàn)黑圓點 左側(cè)第 1區(qū) : Stop: 停止仿真 Reset：復(fù)位并清除顯示波形 Reverse：改變屏幕背景顏色 左側(cè)第 2區(qū) : T T2：讀書指針 1和 2離開掃描線零點的時間 T2T1：兩讀書指針之間的時間差 Clock/Div: 顯示屏上每個水平刻度現(xiàn)實的時鐘脈沖數(shù) Set按鈕 : 設(shè)臵時鐘脈沖 SUN YATSEN UNIVERSITY 中山大學(xué) 相關(guān)虛擬儀器 單擊 Set，彈出 Clock setup Clock Source：選擇外 /內(nèi)時鐘 Clock Rate：時鐘頻率 Sampling Setting：取樣方式 Pretrigger Samples：前沿觸發(fā)取樣數(shù) Posttrigger Samples：后沿觸發(fā)取樣數(shù) Threshold Volt.：閾值電壓 SUN YATSEN UNIVERSITY 中山大學(xué) 相關(guān)虛擬儀器 Trigger區(qū)：設(shè)置觸發(fā)方式，單擊 Set按鈕 Trigger Clock Edge：觸發(fā)方式 Positive上升沿、 Negative下降沿、Both升降沿觸發(fā) Trigger Qualifier：觸發(fā)限定字（ 0、 x(0、 1皆可 )） Trigger Patterns：觸發(fā)樣本，可設(shè)臵樣本 A、 B、 C Trigger Combinations：選擇組合的觸發(fā)樣本 SUN YATSEN UNIVERSITY 中山大學(xué) 相關(guān)虛擬儀器 邏輯轉(zhuǎn)換儀（ Logic Converter） 實現(xiàn)數(shù)字電路各種表示方法的相互轉(zhuǎn)換、邏輯函數(shù)化簡，實際數(shù)字儀器中無邏輯轉(zhuǎn)換儀設(shè)備。 單擊運行按鈕，雙擊邏輯分析儀，測量結(jié)果如圖所示。 SUN YATSEN UNIVERSITY 中山大學(xué) 組合邏輯電路的分析與設(shè)計 組合邏輯電路設(shè)計 ? 根據(jù)給定設(shè)計要求，設(shè)計出邏輯電路，目標(biāo)是以最少的元器件構(gòu)建滿足功能要求的邏輯電路 ? 傳統(tǒng)設(shè)計（人工設(shè)計）步驟： （ 1）分析題意，將文字?jǐn)⑹龀橄鬄檫壿嬅枋?，定義輸入輸出邏輯變量 （ 2）根據(jù)邏輯功能要求列出真值表 （ 3）由真值表寫出邏輯關(guān)系表達式，并化簡為最簡邏輯表達式 （ 4）按最簡邏輯表達式構(gòu)建邏輯電路 ? 基于 Multisim設(shè)計組合邏輯電路過程大大簡化，但思路與人工設(shè)計基本相同 SUN YATSEN UNIVERSITY 中山大學(xué) 組合邏輯電路的分析與設(shè)計 例：設(shè)計一汽車告警系統(tǒng)，在以下情況下產(chǎn)生告警信號：啟動開關(guān)啟動而車門未關(guān)；啟動開關(guān)啟動而安全帶未系好；啟動開關(guān)啟動而車門未關(guān)、安全帶也未系好。 輸出應(yīng)保持高電平 1不變，但仿真顯示在輸入信號的下降沿，電路有負(fù)的窄脈沖輸出，存在競爭 冒險現(xiàn)象。 SUN YATSEN UNIVERSITY 中山大學(xué) 觸發(fā)器電路仿真分析 ? D觸發(fā)器：時鐘類觸發(fā)器。 十進制加減計數(shù)器 74LS192 帶預(yù)置輸入的十進制加減可逆計數(shù)器 【 設(shè)計 】 用 74LS192設(shè)計一個二十五進制減計數(shù)器。 )010010 01(210 28 ????