freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

計算機(jī)組成原理考研補習(xí)(ppt50)-考試學(xué)習(xí)(更新版)

2024-10-04 20:59上一頁面

下一頁面
  

【正文】 的邏輯 串 并轉(zhuǎn)換邏輯 (串口 ) ( 6) 公用中斷控制器: 接收外設(shè)請求,屏蔽、判優(yōu),送出公共請求; 接收中斷批準(zhǔn),送出中斷號(中斷類型碼)或向量地址。 ( 3)特點 隨機(jī)性 隨機(jī)發(fā)生的事態(tài) 有意調(diào)用,隨機(jī)請求與處理的事態(tài) 隨機(jī)插入的事態(tài) ( 4)應(yīng)用 控制中、低速 I/O操作。 電源線 、 地址線 、 數(shù)據(jù)線 、 控制線 復(fù)位 …… 時序:時鐘、定時、應(yīng)答 數(shù)傳控制: M讀 /寫、 IO讀 /寫 中斷請求、響應(yīng) 總線請求、響應(yīng) 接口 :泛指兩個設(shè)備(硬、軟)之間的連接部件 分類 來自 庫下載 (1)按數(shù)據(jù)傳送格式劃分 1)并行接口 接口與系統(tǒng)總線、接口與外設(shè)均按并行方式傳送數(shù)據(jù)。 ( 1)按功能 分類 分類 2) 部件內(nèi)總線 :插件板內(nèi)各芯片之間互連的總線。 DRAM:利用電容存儲電荷存儲信息。 來自 庫下載 浮點運算 加減法運算過程: ( 1)判操作數(shù)是否為 0。 ( 3)同步方式引入異步應(yīng)答。 操作與時序信號的關(guān)系 同步控制方式 異步控制方式 ( 2)特點: 1)有明顯時序時間劃分; 3) 各步操作的銜接、各部件之間的數(shù)據(jù)傳送受嚴(yán)格同步定時控制。 包含若干機(jī)器指令,完成某一特定任務(wù)。執(zhí)行指令時,由組合 邏輯電路(微命令發(fā)生器)在相應(yīng)時間發(fā)出所需微命令,控制有關(guān)操作。來自 庫下載 計算機(jī)組成原理考研補習(xí) 總線 CPU M 接口 I/O設(shè)備 建立整機(jī)概念 兩個層次 兩個方面 CPU整機(jī)概念 硬件系統(tǒng)整機(jī)概念 邏輯組成 工作機(jī)制 來自 庫下載 主要內(nèi)容: CPU ( 1)邏輯組成 寄存器傳送級: 微操作控制級: 各類指令的流程 微命令序列 寄存器、 ALU設(shè)置,數(shù)據(jù)通路結(jié)構(gòu) ( 2)工作機(jī)制 指令的執(zhí)行過程 微命令序列 微命令產(chǎn)生方式 時序控制方式: 組合邏輯控制 微程序控制 同步控制 來自 庫下載 常用運算方法規(guī)則 原碼、補碼一位乘法,原碼、補碼不恢復(fù)余數(shù)除法,浮點運算法 ( 1)基本概念 ( 2)半導(dǎo)體存儲器的邏輯設(shè)計 芯片地址分配、片選邏輯、框圖 存儲器 總線 ( 1)基本概念 ( 2)系統(tǒng)總線:信號組成,時序控制方式 來自 庫下載 接口 ( 1) I/O傳送的控制機(jī)制 中斷:基本概念、中斷控制器與接口、中斷過程 ( 2)接口設(shè)計 接口組成、擬定命令字和狀態(tài)字格式、擴(kuò)展中斷源 常用外設(shè)原理 ( 1)鍵盤:鍵碼轉(zhuǎn)換方法 ( 2) CRT顯示器: VRAM與屏幕顯示的對應(yīng)關(guān)系( VRAM內(nèi)容和容量、地址組織、信息轉(zhuǎn)換、同步計數(shù)器的設(shè)置) DMA:基本概念、 DMA控制器與接口、 DMA過程 (軟件掃描) 來自 庫下載 ( 3)打印機(jī): 信息轉(zhuǎn)換、調(diào)用過程(中斷方式) ( 4)磁盤:信息分布與尋址信息、 調(diào)用過程( DMA方式)、速度指標(biāo)和容量指標(biāo) 第一章 CPU組織 邏輯組成(模型機(jī)) CPU數(shù)據(jù)通路框圖(寄存器級) 結(jié)構(gòu)特點 ( 1) 寄存器 獨立結(jié)構(gòu) 可編程: R0~ R PC、 SP、 PSW 非編程: C、 D、 IR、 MAR、 MBR 來自 庫下載 ( 2) ALU部件 作為 CPU內(nèi)部數(shù)據(jù)傳送通路的中心。 微命令設(shè)置 : ( 1)數(shù)據(jù)通路操作 ALU輸入選擇: R0 A、 C B、 …… ALU功能選擇: 加 、 減 、 加 傳送 、 …… 移位功能選擇: 左移 、 右移 、 直送 、 …… 結(jié)果分配: CPR0、 CPR CPC、 …… ( 2)訪存操作 地址使能 EMAR、讀 R、寫 W(讀 /寫 R/W)、 置入 SMBR、置入 SIR 來自 庫下載 微命令的產(chǎn)生方式 組合邏輯控制方式 ( 1)基本思想 綜合化簡產(chǎn)生微命令的條件,形成相應(yīng)邏輯式,用組合邏輯電路實現(xiàn)。 來自 庫下載 微程序 : 工作程序 : 包含若干微指令,解釋執(zhí)行一條機(jī)器指令。 同步控制方式 ( 1)定義:各項操作與統(tǒng)一時序信號同步。 來自 庫下載 同步方式在實際應(yīng)用中的變化 ( 2)總線周期中插入延長周期。 補碼不恢復(fù)余數(shù)除法 算法規(guī)則:根據(jù)余數(shù)與除數(shù)同號或異號決定上商及下一步操作。 ( 1)芯片數(shù): 8片 8KB 8KB 8KB 8KB 8KB A12 ~ A0 A12 ~ A0 A12 ~ A0 A12 ~ A0 A12 ~ A0 CS0=A15A14A13 CS1=A15A14A13 CS2=A15A14A13 CS6=A15A14A13 CS7=A15A14A13 A12A11 來自 庫下載 基本概念 存儲原理 SRAM:利用雙穩(wěn)態(tài)觸發(fā)器內(nèi)部交叉反饋存儲信息。 1) CPU內(nèi)總線 : CPU芯片內(nèi)寄存器和算邏部件之間互連的總線。 2)串行總線: 分時逐位傳送各位信息。 方法:保存斷點、現(xiàn)場;恢復(fù)現(xiàn)場、 返回斷點。 ( 4) 數(shù)據(jù)緩沖器 :傳送數(shù)據(jù),實現(xiàn)緩沖。 ( 6)中斷控制器送出中斷號。 ( 1)接口組成 兩設(shè)備共用一個接口,設(shè)置一個命令字(分兩段),一個狀態(tài)字(分兩段),兩個緩沖器。 用于高速、簡單、批量數(shù)據(jù) 傳送。 來自 庫下載 DMA全過程 ( 1)初始化 CPU通過程序向 DMA控制器和接口送出初始化信息。 (6)CPU響應(yīng),調(diào)回狀態(tài)字,作善后處理。 4)行計數(shù)器: 對一幀的字符行計數(shù)。 鍵盤 軟件掃描法:逐行掃描 調(diào)用過程(中斷方式): 打印機(jī) 初始化,接收代碼,打印處理
點擊復(fù)制文檔內(nèi)容
畢業(yè)設(shè)計相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1