【正文】 泰 RAM（ SRAM）， SRAM 與 DSP 連接簡(jiǎn)單，能被 DSP 全速訪問(wèn) [16]。 其他器件的選型 時(shí)鐘 芯片的選擇：系統(tǒng)中，我們選用了兩種時(shí)鐘 30Mhz 和 24MHz 分別供DSP 和 USB 使用。這里選用 16 位并行輸出的 A/D 轉(zhuǎn)換芯片 ADS8364， ADS8364 與 TMS320F2812的接口電路如圖 31 所示 ADS8364 的特點(diǎn) 是片選信號(hào) CS、輸入時(shí)鐘 CLK、數(shù)據(jù)輸入及控制信號(hào)均可以和 TMS320F2812 直接連接。三個(gè)保持信號(hào)可以啟動(dòng)指定通道的轉(zhuǎn)換，但三個(gè)保持信號(hào)同時(shí)被選通時(shí)，其轉(zhuǎn)換結(jié)果將保存在 6 個(gè)寄存器中。 xx 大學(xué)學(xué)士學(xué)位論文 13 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :D V ddI O P 4I O P A 2I O P A 3E A 12E A 13E A 14E A 15I S I E E X T _/ I N T 1M C L K XA D X _R S T ( M F S X )D 0~ D 15V s sC1T M S 320 F 2812W R FDB V ddH O L D AH O L D BH O L D CA0A1A2C S E O C C L KR E S E TD A T A 0~ D A T A 15R D B G N DADDB Y T EC2A D S 83648: 1O E + 圖 31 DSP 和 ADS8364 接口電路 采用 F2812 自帶的 ADC 模塊 TMS320F2812 自帶的 ADC 模塊是一個(gè) 12 位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和 B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通道模塊。 3．同步或順序采樣模式。 S/W：軟件立即啟動(dòng)（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個(gè)事件源可以 啟動(dòng)轉(zhuǎn)換）； EVB：事件管理器 B（ EVB 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； 外部引腳： ADCSOC 引腳。本系統(tǒng)電源電路設(shè)計(jì)如圖 所示，在左邊的 TPS75733 使能端接地，即一直都是使能的，當(dāng)其 2 管腳 IN 有 +5V 的輸入信號(hào)時(shí)， 4 管腳 OUT 輸出 + 電壓，此時(shí)為F2812 的 I/O 供電；與此同時(shí)， TPS75733 的管腳 5 置低，使能 TPS76081，輸出為兩個(gè) OUT 管腳（管腳 5 和 6），得到 +，為 DSP 的內(nèi)核供電。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過(guò)一般的開(kāi)關(guān)電源，在采集的過(guò)程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低了系統(tǒng)的效率。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 320 F 2812C130p FC230p FC122p FC222p F30M H z 24H M zX T A L I NX T A L O U TC Y 7C 680 13 xx 大學(xué)學(xué)士學(xué)位論文 18 圖 35 系統(tǒng)的時(shí)鐘 電路 同理，對(duì)于 68013 芯片，我們選用了 24Mhz 的晶振通過(guò)內(nèi)部倍頻的方式使芯片達(dá)到理想的工作頻率。當(dāng) F2812 芯片的 160 管腳 XRS接地時(shí)，也起到復(fù)位的功效。復(fù)位完成后， PTE 向量表將被屏蔽。 2．禁止帶電插拔 JTAG 接頭。 F2812 通過(guò) 32 位數(shù)據(jù)地址和 22 位程序地址控制整個(gè)存儲(chǔ)器及外設(shè)，最大可尋址 4G 個(gè)字（每個(gè)字 16 位）的數(shù)據(jù)空間和 4M 字的程序空間。 F2812 芯片內(nèi)部有一個(gè) Boot ROM 存儲(chǔ)器，它是掩模型片內(nèi)存儲(chǔ)器，并在出廠時(shí)固化了 Boot Loader 軟件。用戶可以選擇從內(nèi)部 FLASH 存儲(chǔ)器引導(dǎo)程序，也可以根據(jù)需 要建立自己的引導(dǎo)程序，使用 Zone7 空間進(jìn)行程序引導(dǎo)，將程序存放在外部空間。每個(gè)空間的長(zhǎng)度都是 1K 字，其中 M0 映射到 0x00 0000~0x00 03FF 空間， M1 映射到到0x00 0400~0x00 07FF 空間。 xx 大學(xué)學(xué)士學(xué)位論文 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :T M S1T D I3+ 5T D O7T C K911E M U 013T R S T24681012E M U 114J A T GC1 FR1R3R2GND+ C C 圖 37 JTAG 接口電路設(shè)計(jì) F2812 與存儲(chǔ)器的接口設(shè)計(jì) 對(duì) DSP 內(nèi)部存儲(chǔ)器資源進(jìn)行必要的了解后，才能正確地利用它的強(qiáng)大功能。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 320 F 2812C130p FC230p FC122p FC222p F30M H z 24H M zX T A L I NX T A L O U TC Y 7C 680 13 xx 大學(xué)學(xué)士學(xué)位論文 19 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :R11KR210KS?S W 1C1 27μ F+ GNDR E S E T X R S 680 13281 2 圖 36 系統(tǒng)的復(fù)位電路 JTAG 電路設(shè)計(jì) 同單片機(jī)的應(yīng)用系統(tǒng)一樣，一個(gè)完成的 DSP 應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過(guò) PC 調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。原理如下：當(dāng)按鈕 SW1 按下時(shí)，電容 C 上的電荷將通過(guò)按鈕串聯(lián)的電阻 R53 放走，使電容 C 上的壓降為 0， XRS為低電平，系統(tǒng)復(fù)位器件終止運(yùn)行， PC 指向地址 0x3FFFC0；當(dāng)按鈕松開(kāi)時(shí)， 的電壓對(duì)電容 C 充電，充電完成后， XRS置為高電平，復(fù)位結(jié)束，實(shí)現(xiàn)了手動(dòng)復(fù)位，程序從 PC 所指出的位置開(kāi)始運(yùn)行，復(fù) 位電路的電阻不恩能夠太大，否則電流達(dá)不到要求，復(fù)位失敗。它有一個(gè)片內(nèi)鎖相環(huán)（ PLL）電路，利用PLL 可以把 24MHz 振蕩器頻率倍頻至 480MHz 供收發(fā)器使用。 時(shí)鐘電路 DSP 和其他的微處理器一樣，需要晶振才能工作， F2812 芯片內(nèi)含一個(gè)機(jī)遇可編程 PLL（ Programmable PhaseLocked Loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號(hào)，還提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用來(lái)選擇不同的 CPU 時(shí)鐘速率。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈 LED，在 +5V 電源輸入時(shí)二極管 LED 將發(fā)光 [1819]。 10． 排序器可工作在“啟動(dòng) /停止”模式，允許多個(gè)按時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。 5． 快速轉(zhuǎn)換時(shí)間， ADC 時(shí)鐘可以配置為 25MHZ，最高采樣帶寬為 。 F2812 的ADC 模塊的功能框圖如圖 32 所示。當(dāng) ADS8364 的 /HOLDX（ X 為 A、 B 或 C）保 持至少 20ms 的低電平時(shí)，轉(zhuǎn)換開(kāi)始。 EA0~EA2 用來(lái)控制ADS8364 的 A0~A2，而 EA15 則用來(lái)通過(guò)反相器發(fā)送片選信號(hào)。考慮到系統(tǒng)的低功耗以及 F2812 芯片的 CPU 核和 I/O 外設(shè)上 電順序的不同，本文選用了 TI 公司的芯片 TPS75733[18]和 TPS76801[19]作為整個(gè)系統(tǒng)的供電電源，將電路板外接的 +5V 轉(zhuǎn)換成 + 和 、 +12V 和 +5V 由外電源提供，這里選用開(kāi)關(guān)電源。存儲(chǔ)器的速度是用存儲(chǔ)器訪問(wèn)時(shí)間來(lái)衡量的，訪問(wèn)時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址出入到操作完成的時(shí)間，比如在讀出時(shí)，存儲(chǔ)器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。該芯片有 2 種接口方式，設(shè)計(jì)時(shí)采用的是 Slave FIFO 方式，外部控制器（ F2812）可以向?qū)ζ胀‵IFO 一樣對(duì) FX2 的多層緩沖 FIFO 進(jìn)行讀寫。兩種方法各有利弊：前者投資小，可利用普通單片機(jī)開(kāi)發(fā)系統(tǒng)開(kāi)發(fā)外設(shè)應(yīng)用程序，其優(yōu)點(diǎn)是開(kāi)發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開(kāi)發(fā)。若 F2812 芯片自帶的 ADC 模塊無(wú)法達(dá)到系統(tǒng)所要求的精度，則要采用外擴(kuò)模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對(duì)采樣精度要求達(dá)到 8位即可， F2812 芯片能夠滿足系統(tǒng)要求，在第三章第一節(jié)有詳細(xì)的介紹。另外 F2812 芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨(dú)立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時(shí)精的指令系統(tǒng)、八級(jí)流水線的操作方式和 的指令周期使得系統(tǒng)的運(yùn)行速度特別快；系統(tǒng)采用高性能靜態(tài)CMOS 技術(shù)，功耗非常低。器件上集成了多種先進(jìn)的外設(shè)，代碼和指令與 F24x 系列數(shù)字信號(hào)的處理器完全兼容。而 DSP 器件配有獨(dú)立的乘法器和加法器，單個(gè)周期可以完成相乘、累加倆個(gè)運(yùn)算，大大提高了運(yùn)算效率。而 DSP 內(nèi)部采用的哈佛（ Harvard）結(jié)構(gòu)，它在片內(nèi)至少有四套總線；程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù) 的地址總線和數(shù)據(jù)的數(shù)據(jù)總線。與目前普遍采用的單片機(jī)相比，DSP 具有較高的集成度并具有更快的運(yùn)行速度， DSP 器件比 16 位單片機(jī)單指令執(zhí)行時(shí)間快 8~10 倍，在乘法處理上， DSP 的優(yōu)勢(shì)更為明顯，完成一次乘累加運(yùn)算快 16~30 倍。 根據(jù)系統(tǒng)各部分的功能的不同，可將系統(tǒng)分為輸入信號(hào)調(diào)理模塊、數(shù)字信號(hào)處理模塊和 USB 模塊。 xx 大學(xué)學(xué)士學(xué)位論文 5 第 2章 系統(tǒng)的實(shí)現(xiàn)方案 采集處理系統(tǒng)分析 本 數(shù)據(jù)采集處理系統(tǒng)采用內(nèi)部有模數(shù)轉(zhuǎn)換起的 DSP 作為主處理器，這是一種結(jié)構(gòu)簡(jiǎn)單、功能強(qiáng)大、經(jīng)濟(jì)實(shí)用的多通道高速數(shù)據(jù)采集處理 系統(tǒng)，不僅具有數(shù)據(jù)采集與傳輸功能，同時(shí)具有運(yùn)動(dòng)控制功能。本文的研 究主要包括以下幾個(gè)方面： 1． 對(duì) DSP 技術(shù)進(jìn)行廣泛的學(xué)習(xí)和研究，了解各系列的 DSP 的結(jié)構(gòu)及用途，根據(jù)課題需要選擇高性價(jià)比的主處理器，本課題選擇 TI 公司的TMS320F2812 作為主處理器，熟悉該款數(shù)字處理器的結(jié)構(gòu)、外設(shè)及各個(gè)模塊的功能和各個(gè)寄存器的作用及構(gòu)造。 圖 12 DSP 系統(tǒng)的設(shè)計(jì)流程 抗混疊濾 波 輸入 A/D DSP 芯片 D/A 平滑 輸出 輸出