【正文】 24 圖 FFT 結果圖 要提高頻率分辨率，就需要 增加采樣點數，這在一些實際的應用中是不現實的，需要在較短的時間內完成分析。 由上面的公式可以看出， Fn 所能分辨到頻率為為 Fs/N，如果采樣頻率 Fs為 1024Hz，采樣點數為 1024 點，則可以分辨到 1Hz。 那么 FFT 之后結果就是一個為 N 點的復數。 22 第 5 章 數據的運算及分析 5． 1 旋轉因子復數乘法器的相關數據分析 實時信號處理硬件的實現通常需要高效的乘法器單元，因此乘法器的設計在數字信號處理中占有很重要的地位。該模型中所有的模塊都由 DSP builder 元件庫中調用，使用十分方便，并且能夠生成 VHDL代碼。在 QuartusⅡ 環(huán)境中對上述文件做一些修正后，在 SOPC Builder窗口中將它們定制為相應的指令，并可設定或修改執(zhí)行該指令的時鐘周期。 BIT_sum+=BIT_MAP[BIT_MAXk2]。 } for(i=0。 倒位序 ? )2021)( nnnnnx ? 倒位序 自然序 000 0 0 000 100 4 1 001 010 2 2 010 110 6 3 011 001 1 4 100 101 5 5 101 011 3 6 110 表 位倒序主要是通過位運算實現的，首先根據所提供的數值求出所要進行 FFT運算的最大位數 N，并存儲 N個二進制數用于位倒序運算。 開始 初始化 按鍵中斷 采樣頻率控制 取數 FFT 變換 數據變換 LCD 頻譜顯示 Y N 17 1. 原位運算 從 FFT的流圖可以看出，蝶形結兩個輸入節(jié)點只參與本蝶形運算單元的運算，輸出也是兩個節(jié)點，并且計算完后兩個輸入節(jié)點就不再起作用。 為了對信號的正確穩(wěn)定地采集，必須 再加上一個緩沖存儲器。 Nios II/s占資源比前者多一些，功能也多了，速度也快一些 Nios II/f占資源最多，功能也最多，速度就快。因此顯存上的一些數據是不能顯示的。各個部分都能夠通過 NIOS II 處是器有機的結合在一起，例如存儲單元 SDROM 和 NOR FLASH，在 NIOS II 中已經為其制定好了控制模塊，可以通過 quartus II 對其進行相關的設計即可使用，同樣也可以定制一個 ADC 控制器 將其封裝成 NIOS II 的自定義 IP，通過 AVALON 總線進行調用 ,也可以通過 I/O口直接對 ADC805 控制。使用 NiosII 處理器，將不會局限于預先制造處理器技術，而是根據用戶標準定制處理器，按照需要選擇合適外設、存儲器和接口。 FFT 運算的核心是蝶形運算。 7 快速傅立葉變換就是利用 WnkN的特性，逐步地將 N 點序列分解成較短的序列，計算短序列的 DFT，然后組合成原序列的 DFT，使運算量顯著減少。 由于計算的總次數以及所需的時間大致上正比于 2N ，顯然當 N 值很大時直接計算 DFT 所需要的算術運算的次數就非常大。 5 對于一個長度為 N 的有限長序列 x(n)，亦即只在 n=0 到 (n1)個點上為非零值，其余皆為零， 我們可以把它看成周期為 N 的周期序列 )(nx 中的一個周期 . 即 當 01nN? ? ? ， ? ? ? ?x n x n? 當 n 為其它值， ?? 0xn? 。 四種傅立葉變換對前三種由于至少在時域或頻域是離散的，都不適于在計算機上運行。這種新型的頻譜分析儀采用數字方法直接由模擬 /數字轉換器 (ADC)對輸入信號取樣 ,再經 FFT 處理后獲得頻譜分布圖。 PSA 系列為頻譜分析提供全新的平臺，它具有非常先進的總體性能，在精度、動態(tài)范圍、靈敏度、分辨率和速度方面得到重大改進。 AT5030 頻譜分析儀能真正看到電信號 （如射頻脈沖信號 ）用傅利葉級數展開出來的圖像 ，教學上更容易理解，科研上更清楚。具有一定得使用和參考價值。特別是， Nios II 系列支持使用專用指令。s development, specially the DSP specialpurpose digital signal processor39。在信號分析處理中常用頻譜分析方法，將信號在頻域上進行處理、 分析以及顯示。本設計具有頻譜的顯示及按鍵控制功能，人機界面友好，操作使用方便的特點。這種 DSP 分兩種處理器，一種為通用型，一種是專用型。將處理器實現為 HDL的 IP 核，開發(fā)者能夠完全定制 CPU和外設，獲得恰好滿足需求的處理器。電磁兼容測試（ EMC） 。本儀器適用于產品開發(fā)時的先期測試，在交第三方正式測試之前，一組近場探頭 AZ530 適用于初樣機電路板和原樣機階段，對電纜和印制板等處的發(fā)射“熱點”測試和電磁兼容性水平評估。 (1)、傳統(tǒng)頻譜分析儀傳統(tǒng)的頻譜分析儀的前端電路是一定帶寬內可調諧的接收機 ,輸入信號經變頻器變頻后由低通濾器輸出 ,濾波輸出作為垂直分量 ,頻率作為水平分量 ,在示波器屏幕上繪出坐標圖 ,就是輸入信號的頻譜圖。但是，直至上個世紀六十年代，由于數字計算機的處理速度較低以及離散傅里葉變換的計算量較大，離散傅里葉變換長期得不到真正的應用，快速離散傅里葉變換算法的提出，才得以顯現出離散傅里葉變換的強大功能，并被廣泛地應用于各種數字信號處理系統(tǒng)中。 離散傅里葉變換描述分析有限長序列，其本質是建立了以時間為自變量的信號與以頻率為自變量的頻譜函數之間的變換關系，換言之，離散傅里葉變換定義了時域與頻域之間的一種變換或者說是映射。而每一個復數乘法需要 4 次實數乘法和 2 次實數加法。如N=1024 時運算量從 1048576 次減少到 5120 次，運算效率提高了 倍，為 DFT 乃至數字信號處理技術的實際應用特別是實時處理創(chuàng)造了良好的條件，大大地推動了數字信號處理技術的發(fā)展。 基二算法中，序列 x(n)的長度 N 為 2 的整數次冪，即 N= M2 ，其中M 為正整數。從而可以看出 FFT 算法的優(yōu)越性，且當點數 N 越大越能突出 FFT 算法的優(yōu)越性 。 NiosII 嵌入式系統(tǒng)一個重要問題就是軟件代碼量大小，這關系到存放代碼存儲器件容量大小，因此控制和減小程序代碼量是降低系統(tǒng)成本重要方法，必須首先從處理器啟動順序開始研究。 LCD液晶顯示電路 LCD液晶顯示主要用于人機交換及頻譜的顯示，在本系統(tǒng)中 LCD顯示器采用的是 128*64點陣液晶顯示器。 圖 ADS805 的內部結構圖 抗混疊濾波及 ADC 轉換電路見附錄。 存儲器的配置 系統(tǒng)板為了節(jié)省 I/O引腳，將 flash和 sdram的數據線和地址線復用了，因此在配置軟核時也加入一個三態(tài)總線橋，實現數據正確讀取。 通過按鍵實現對整個系統(tǒng)的控制作用，通過點陣液晶 LCD12864來顯示頻譜及功率等信息。 混序規(guī)律： x(n)按 n位置進行碼位（二進制）倒置規(guī)律輸入，而非自然排序，即得到混序排列。 BIT_TEMP=BIT_TEMPBIT_MAX。k++) { if((iamp。而 NiosⅡ 則是一個建 立在 FPGA上的嵌入式 微處理器 軟核，它有一個重要的特性是具有自定制指令。 圖 復數乘法模型 該模型完成了 1個 16位的復數乘法。以供 Nios ii軟核調用進行 FFT運算。 23 FFT 變換可以將時域信號變成頻域信號，便于分析信號特征，而且， FFT 結果可以將頻譜提取出來。而每個點的相位呢，就是在該頻率下的信號的相位。根據以上的結果，就可以計算出 n 點（ n≠1，且 n=N/2）對應的信號的表達式為： An/(N/2)*cos(2*pi*Fn*t+Pn)，即 2*An/N*cos(2*pi*Fn*t+Pn)。 NiosII 嵌入式處理器是 FPGA 生產廠商 Althera 推出的軟核 CPU，它是一種面向用戶的、可靈活定制的通用 RISC 嵌入式 CPU。 作為一個本科生的畢業(yè)設計，由于經驗的匱乏，難免有許多考慮不周全的地方，如果沒有導師的督促指導，以及一起工作的同學們的支持，想要完成這個設計是難以想象的。 int INPUT[SAMPLENUMBER],DATA[SAMPLENUMBER]。iSAMPLENUMBER。i++ ) { DATA[i]=w[i]。 } /************** FFT 運算 *******************/ for ( L=1。j++ ) /* for (2) */ { p=1。k=k+2*b ) //蝶形運算 { TI=FFT_dat[k]。0x0000ffff。 cos_tab[i]=cos(PI*2*i/SAMPLENUMBER)。i++) //輸入數組存儲 { data_temp[i]=data[i]。i++) { BIT_sum=0。 } } 。kBIT_MAX。SAMPLENUMBER)!=SAMPLENUMBER) //計算 FFT運算的最大位數 { BIT_TEMP=0X0001。 unsigned int BIT_TEMP=0X0001,BIT_sum=0。iSAMPLENUMBER/2。 //X[k]=X[k]+Wn*X[k+b] FFT_dat[k+b]=TIp(FFT_dat[k+b] ， W_sc[p])。 while ( i0 ) /* p=pow(2,7L)*j。L++ ) //級數循環(huán) { /* for(1) */ b=1。 int i,j,k,b,p,L。 fWaveI[i]=0。 int sin_tab[SAMPLENUMBER],cos_tab[SAMPLENUMBER]。在我做畢業(yè)設計的每個階段，從查閱資料到設計方 案的確定和 定稿的完成張老師都 給予了我悉心的指導。在需要 使用大量 FFT 算法的場合，可以根據用戶的需要，定制專門的 FFT 處理器硬件和定制一些諸如復數乘法或復數加法等傳統(tǒng)運算指令， 同時也可以自定義外設將其做為 avalon 總線上的一個設備 CPU 以外設的形式調用這個設備。 由于 FFT 結果的對稱性，通常我們只使用前半部分的結果，即小于采樣頻率一半的結果。例如某點 n所表示的頻率為： Fn=(n1)*Fs/N。 5． 2 FFT 相關的數值分析及計算 假設采樣頻率為 Fs，信號頻率 F，采樣點數為 N。 圖 FFT運算的程序流程圖 4． 4 本章小結 本章主要介紹了 FFT的實現方法，用編程語言 C語言的方法闡述了 FFT的原理，并祥細介紹了 FFT的核心蝶形運算及復數乘法器的 DSP Bulder的實現方法。模塊的核心部件為 plex product復數乘法模塊，它的功能是完成 在這個設計中， 復數乘法的運算