【正文】 大學本科生畢業(yè)設計 （論文） 18 1 2 1 2 1n n n n nm C C C C? ? ? ? ??? 11n n n n nm C C C C???? 在 cadence 環(huán)境下畫出異或門和與門的原理圖，如圖 28 和圖 29. 圖 28 異或門的原理圖 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 19 圖 29與門的原理圖 將異或門和與門組合再與比較器連接，這樣就構成了編碼器的第一級，即把比較器的輸出作為編碼器的出入，從而完成由 Thermo Code 向 One－ hot Code 的轉化。當 A為高電平， B為低電平時輸出也為高電平。所以，其邏輯關系符合或門的邏輯關系： BAY ?? 。 本設計中的 D觸發(fā)器采用有傳輸門組成的 CMOS主從觸發(fā)器。這里當輸出信號與輸入信號相同。由于這四 位二進制信號不是同步的，所以要通過 四 個相應的 D 觸發(fā)器來保存信號，以使其同時輸出。轉換過程正確。 Cadence提供的 Virtuoso 版圖設計及其驗證工具強大的功能是任何其他 EDA 工具所無法比擬的 。 由第二章介紹可知，比較器是 由兩級電路 構成的。 、與門的版圖設計與驗證 編碼器的第一級是將比較器級輸出的 Thermo Code轉換成 Onehot Code。 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 39 圖 35 異或門的提取圖 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 40 圖 36 異或門版圖的 LVS 驗證結果 由上圖可知，異或門的原理圖 與版圖完全匹配，版圖正確。這一過程是通過八輸入或門實現(xiàn)的。 D觸發(fā)器的版圖設計與驗證 為了使整個電路的時鐘信號按同步運行，以便更好地為外部系統(tǒng)所用。 圖 314 D 觸發(fā)器版圖的提取圖 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 48 圖 315 D 觸發(fā)器版圖 LVS 的驗證結果 由上圖可知， D 觸發(fā)器版圖與原理圖完全匹配，版圖正確。從異或門輸出的一個信號在原理圖中如果是連接到A1 輸入端，那么在版圖中也必須連接到 A1 上，而不能將其連接到在功能上與其行等價的A2 或其它端子上。所用的軟件工具有 Cadence和 Hspice軟件，并且利用 Cadence和 Hspice軟件對電路的設計和原理圖進行仿真分析，驗證所設計電路的功能。確定無誤后對其提取版 圖提取后再對其進行 LVS（版圖的與原理圖的對比） 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 50 圖 317 ADC 總體版圖的提取圖 由上圖可知， ADC 總體版圖與原理圖完全匹配，版圖正確。由于走線的需要，可用到第二層。這里為了走線的需要使用了第二層金屬 metal2。 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 44 圖 310 兩輸入或門的版圖的設計 在繪制完整體版圖并進行標注后，對其進行 DRC 驗證，查驗其正確性。 確定無誤后對其提取版圖如圖 38。在圖中由于走線的需要，用了第二層金屬 metal2。 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 35 圖 31 比較器版圖設計 在繪制完版圖并進行標注后，對其進行 DRC 驗證，查驗其正確性。 Vout為比較器的輸出端子。表 24 為 ADC 對不同輸入電壓的轉換表。 將 ADC 的總體原理圖生成符號視圖并對其進行仿真 ,仿真圖如圖 228。對于模擬電壓小于反相器轉換電壓的單元，其單元輸出就為數(shù)字 “0”。圖 212是 D觸發(fā) 器在 cadence環(huán)境下畫出的原理圖。只有當這 32 個輸入信號同時為低電平時，其輸出信號 39才為低電平。同上圖可以看出，當 A為高電平， B 為低電平時，其輸出為低電平；當 A為低電平， B 為高電平時，其輸出為低電平；當 A和 B 同時為低電平時，其輸出為低電平；只有當 A 和 B 同時為高電平時其輸出才為高電平。 cadence環(huán)境下畫出八輸入或門的原理圖，在具體工藝中，當位數(shù)過大時，其相關的寄生參數(shù)將很大，所以在這里，我是利用將兩輸入或門毗連的方式實現(xiàn)的，這樣將大大減小其相關的寄生參數(shù)。 編碼器的第一級的作用是將 Thermo Code 轉換成 One－ hot Code。 編碼器 編碼器的原理及設計： 因為數(shù)字系統(tǒng)中處理數(shù)據時都采用二進制運算，所以需要將有特定意義的信息（如數(shù)字或字符等），編成相應的若干位二進制代碼，這一過程稱為編碼，具有編碼功能的電路稱為編碼器。 圖 25 兩級比較器原圖 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 14 如圖所示的兩級比較器，我們首先關心的的是 OHV 和 OLV 的值。 比較器可以被分為開環(huán)比較器和再生比較器兩種類型。逐次逼近型 A/D 轉換器轉換時間次之，多數(shù)這類產品的轉換時間都在 10 到 100ms 之間。例如，給出相對誤差 ≤177。該電路的轉換時間僅取決于比較器，觸發(fā)器，編碼器的延時時間。由分壓器，電壓比較器，寄存器及編碼器組成。采用雙極 (bipolar)工藝的 6位 FLASH A/D轉換器的采樣頻率可以達到 2GHz以上。增量調制由減法器，鎖存比較器 C及積分器組成。這種電路的主要缺點是轉換速度低，一般為每秒幾十次。在第 2 個時鐘脈沖到來時，控制電路將寄存器次高位置 1，并與最高位確定的結果一起送入 D/A轉換器，新的轉換結果 V0 再與 Vi比較，并根據比較結果確定次高位的 1 是否保留。 圖 22 取樣保持波形圖 圖 23 量化的方法 在圖 23(b)中，若 0＜ vC＜ ，則取 vC*＝ 0V；若 ＜ vC＜ ，則取 vC*＝ lV；等等。量化中所規(guī)定的最小數(shù)量單位叫做量化單位，用 S來表示。為了能較好地恢復原始信號x(t)，實 踐中常取 fS2fimax。采樣就是將時間上連續(xù)變化的模擬信號 x(t)轉換為時間上段續(xù)變化的模擬信號 Y(t)。在 設計 AD轉換器中所用到的各種邏輯器件、各個單元電路的具體結構、以及最終完成整體設計后，要對其進行仿真分析，并且在驗證分析所設計原理電路圖 的正確性之后，要用 CADANCE軟件驗證所設計的各功能塊以及總體電路的功能并做分析，然后根據電路圖畫出各功能塊能整體電路的版圖，并對其進行 DRC， LVS驗證。隨著 CMOS 工藝的日益成熟，我們可以把整個電路系統(tǒng)集成在同一塊芯片上。由于信息市場的需求和微電子自身的發(fā)展，引發(fā)了以微細加工（集成電路特征尺寸不斷縮 ?。橹饕卣鞯亩喾N工藝集成技術和面向應用的系統(tǒng)級芯片的發(fā)展。同時，為了適應快速過程的控制和檢測的需要， A/D 轉換器還必須有足夠快的轉換速度。 同時，此次設計的工作電壓為 ，工作電流約為 ，功耗約為 。 把模擬信號轉換成數(shù)字信號的設備稱為模數(shù)轉換器，簡稱 A/D 轉換或 ADC（ Analog Digital Converter）。 畢 業(yè)設計（論文）題目： 畢業(yè)設計（論文）答辯委員會意見： 經答辯委員會無記名投票表決，通過 同學本科畢業(yè)設計（論文）答辯。 模數(shù)轉換器（ ADC）是片上系統(tǒng)（ SOC）的重要組成部分，在醫(yī)療圖像，電力線收發(fā)系統(tǒng)和通信系統(tǒng)等方面有著大量應用。原理電路設計完之后，在 cadence軟件的 ，制做模型并進行仿真 ,觀察仿真結果波形 ,驗證了其邏輯關系的正確性。 它是 模擬系統(tǒng)與數(shù)字系統(tǒng) 接 口的關鍵部件 。在直接 A/D轉換器中，輸入的模擬信號直接被轉換成相應的數(shù)字信號；而在間接 A/D轉換器中，輸入的模擬信號首先被轉換成某種中間變量（例如時間，頻率等），然后再將這個中間變量轉換為輸出的數(shù)字信號。 采用 CMOS工藝設計數(shù)據轉換器，有利于沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 5 系統(tǒng)集成。 ADC 由比較器和一個編碼器組成。整個 A/D 轉換過程通常包括采樣、保持、量化和編碼 4 個步驟。這樣，每一個取樣周期取一個輸入信號 Y(t)的樣點，得到如圖 21（ b）所示的取樣輸出信號 Y(t) 。τ)就是供給量化和編碼用的。圖中 S為量化單位， vC(t)為取樣保持后量化之前的值，即 y’(t) 。 逐次逼近型比較器由 C， D/A 轉換器，逐次逼近寄存器及控制邏輯電路組成。雙積分型比較器的優(yōu)點是工作性能穩(wěn)定，由于轉換過程中進行了兩次積分，使得轉換結果與積分元件 R， C及時鐘周期 Tc 無關。然后用一位代碼來表示 x1（ t），當 x1（ t）上升一個 △時代碼為 1，當 x1（ t）下降一個 △ 時，代碼為 0。數(shù)字濾波器具有數(shù)字抽樣和低通濾波的雙重功能。采用該種結構，可使電路比較簡單且有較高的轉換速度，由于輸出是四位的數(shù)字信號，電路結構不是很復雜。這就需要一個保持電路來保存從編碼器輸級出的二進制信號，所以在 ADC最后一級加上 D觸發(fā)器來實現(xiàn)這一功能。 A/D 轉換器的主要技術指標 分辨率 分辨率指 A/D 轉換器對輸入信號的分辨能力，通常用 A/D 轉換器能夠區(qū)分的輸入電壓最小值表示。 轉換時間 轉換時間是指 A/D 轉換器從轉換控制信號到開始，到輸出端出現(xiàn)穩(wěn)定的數(shù)字信號所經過的時間。 比較器廣泛應用于模擬信號到數(shù)字信號的轉換過程中。 比較器需要差分輸入和足夠的增益已達到所要求的精度，因此兩級運算放大電路可以很好的應用于比較器。比較器的功能就是利用這一點進行轉換的。 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 17 編碼器級能被更進一步分成兩個級，從比較器輸出的數(shù)碼為 Thermometer Code ,第一級的作用是將比較器的輸出值轉換成比較器級給編碼電路的第一級提供溫度計編碼。 圖 210即為編碼器的第一級放大電路（由于篇幅有限，這里只截出一部分電路）。只有當 A和 B 同時為高電平或同時為低電平時，其輸出才為低電平。 d 將八輸入或門的原理圖生成符號視圖并對其進行仿真： 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 26 圖 218 八輸入或門仿真圖 其仿真波形為： 圖 219 八輸入或門波形圖 在上圖中， 3 、 8 4 9 90 是對這個三十二輸入或門任意取的輸入信號，其中 3 為許多輸入端共用信號，但這并不影響我們分析器件的邏輯功能。 CMOS主從觸發(fā)器只有一個輸入，同時還有一個時鐘信號CLOCK和清 0開關 R，一個輸出。符合 D 觸發(fā)器的邏輯關系：當時鐘信號沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 29 滿足條件時， DQ? 。 其總體原理圖如下： 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 30 圖 223 ADC 的總體原理圖 在上圖中， Vin 為 AD 轉換器的輸入端，即，模擬信號的輸入。 FLOW為溢出位當輸入電壓超過 ADC 轉換范圍時，溢出位為 1。本次設計是采用其中的 CMOS AMI06 工藝，最小參數(shù)即 λ 的值為 ， 其具體的版圖設計規(guī)則如下表： 表 3－ 1 具體的版圖設計規(guī)則 對象 項 最小尺寸 metal 寬度 3λ 與多晶硅接觸的重疊 1 λ 間距 3 λ active 寬度 3 λ 與襯底接觸、阱邊緣的間 距 3 λ 與源 /漏、阱邊緣的間距 5 λ 間距 3λ poly或有源區(qū)接觸 寬度 2λ 與管子的間距 2λ 與 (poly1)重疊 2λ 間距 2λ 與多晶硅接觸的重疊 1λ N well 寬度 10λ 不同電位 n 阱間的間距 9λ 相同電位 n 阱間的間距 6λ pselect(P保護環(huán) ) 管子溝道到襯底有源區(qū)域的間距 3λ 寬度和間距 2λ 與襯底接觸重疊的間距 1λ 沈陽工業(yè)大學本科生畢業(yè)設計 （論文） 34 與有源區(qū)重疊的間距 2λ Poly 寬度 2λ 間距 2λ 柵露頭 (與有源區(qū)間距 ) 1λ 有源區(qū)內的重疊 2λ 有源區(qū)上的重疊 2λ 本文所涉及到的版圖有反相器、比較器、異或門、兩輸入與門、兩輸入或門，三十二輸入或門、 D 觸發(fā)器、 ADC 總體版圖、傳輸門及 DAC 的總體版圖。其中 第一級由差分電路和一個電流源伏在組成。實現(xiàn)這一過程可以用多輸入與門實現(xiàn)，但其轉換速度較慢，寄生參數(shù)也較大，所以這里我采用的是異或門和與門，這里異或門和 與門共同構成了編碼器級的第一級，其是由 14 異或門和一個與門實現(xiàn)的。 根據原理圖畫出與門的版圖設計如圖 37。但如果直接用 AOI 邏輯實現(xiàn)，在用具體工藝實現(xiàn)時就會產生太大的各種寄生參數(shù)。將編碼器的輸出信號經過 D觸發(fā)器保存起來，使其同時到達 AD