【正文】 V_V2 N02961 0 V_V3 N02873 0 DC AC 1 +SIN 1（偏置電壓） 1（ 小 信號(hào)幅度） 330k（信號(hào)頻率） C_C1 OUT1 OUT2 5p .PARAM rval=1 以上仿真結(jié)果給出了 所 設(shè)計(jì)電路中個(gè)器件的 寬長等 參數(shù)，其中 MOS 管參數(shù)值是計(jì)算得出的結(jié)果，而獨(dú)立電壓源及電容值是經(jīng)過多次試驗(yàn) 后獲得的 。這時(shí)可分析問題所在，確定是應(yīng)該修改電路設(shè)計(jì)還是糾正電路圖生成中的錯(cuò)誤或重新設(shè)置分析參數(shù)。開始一個(gè)新的項(xiàng)目，首先要調(diào)用 OrCAD/Capture軟件中的項(xiàng)目管理模塊建立相應(yīng)的項(xiàng)目名稱，并確定有相關(guān)的位置。 （ 2） 、 OrCAD/PSpice。具體地說，即由設(shè)計(jì)者根據(jù)要求進(jìn)行總體設(shè)計(jì)并提出具體的設(shè)計(jì)方案，然后利用計(jì)算機(jī)存儲(chǔ)量大、運(yùn)算速度快的特點(diǎn)，對(duì)設(shè)計(jì)方案進(jìn)行人工難以完成的模擬評(píng)價(jià)、涉及驗(yàn)證 和數(shù)據(jù)處理等工作，發(fā)現(xiàn)有錯(cuò)誤或方案不理想時(shí)，再重復(fù)上述過程。共源共柵運(yùn)放電路在一定程度上提高了放大器的增益，但是卻限制了輸出擺幅。 因?yàn)? 所以 又有 取 Ir=ID8=ID7= ， 則 V9的設(shè)計(jì)。GB=2π3 MHz 式 () 代入式 ()，算出 V V2的寬長比為 式 () 取 = 20 將 取大一些，使第一級(jí)的增益大一些，以減小第二級(jí)的增益負(fù)擔(dān)。當(dāng) 時(shí)，電流 ID5 通過管子 M2 對(duì)電容 CC充電；當(dāng) 時(shí)，電流 通過管子 M1 和 M3，電流鏡 M3和 M4 使得 M4對(duì)電容 放電。差分輸入級(jí)采用 NMOS 輸入對(duì)管， PMOS 電流鏡負(fù)載；共源級(jí)采用 PMOS 放大管， NMOS 負(fù)載管；由 三 個(gè) MOS 管構(gòu)成的電流源為兩級(jí)放大電路提供偏置，另外還為頻率補(bǔ)償 MOS 管提供偏壓；一個(gè)電容構(gòu)成頻率補(bǔ)償電路，連接在共源級(jí)的輸入輸出之間作為密勒補(bǔ)償。 兩級(jí) CMOS 運(yùn)放 的設(shè)計(jì) 電路 兩級(jí) CMOS 運(yùn)放 的 電路結(jié)構(gòu) 基于 兩級(jí) CMOS 運(yùn)放的基本 組 成框圖及 各個(gè)模塊的 上述選取原則 ， 完成的 兩級(jí)CMOS 運(yùn)算放大器的 設(shè)計(jì) 電路圖 如圖 。 本設(shè)計(jì)中共源放大器也作為兩級(jí) CMOS運(yùn)算放大器的輸出級(jí)，為互補(bǔ)推挽型電路，以提高放大器輸出端的負(fù)載能力，它常加有保護(hù)電路。靜態(tài)工作電流一般由功耗決定，那么可以控制管子的尺寸 （ W/L） 來達(dá)到滿足增益的目的。 CMOS差動(dòng)放大器 電路如圖 。 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 6 2. 兩級(jí) CMOS 運(yùn)算放大器的設(shè)計(jì) 兩級(jí)運(yùn)放可以同時(shí)實(shí)現(xiàn)較高增益和較大輸出擺幅 ， 也就是 將增益和擺幅要求分別處理，而不是在同一級(jí)中兼顧增益與擺幅。 CMOS運(yùn) 算放大器也因其獨(dú)特的性能優(yōu)勢 常被用于模擬集成系統(tǒng)或子系統(tǒng)中，它的性能的好壞直接決定了整個(gè)模擬集成系統(tǒng)性能的好壞 。程控運(yùn)放就是為了解決這一問題而產(chǎn)生得。在普通的運(yùn)算放大器中，輸出電壓的最大值一般僅幾十伏，輸出電流僅幾十毫安。高速型運(yùn)算放大器主要特點(diǎn)是具有高的轉(zhuǎn)換速率和寬的頻率響應(yīng)。 高阻型運(yùn)算放大器 這類集成運(yùn)算放大器的特點(diǎn)是差模輸入阻抗非常高 ， 輸入 偏置電 流 非常小 ，一般 rid＞ 1GΩ~1TΩ。采用單電源供電的運(yùn)放，輸出在電源與地之間的某一范圍變化 。 運(yùn)算放大器原理與類型 （一）原理 運(yùn)放如圖 11 有兩個(gè)輸入端 a（反 相輸入端 ）， b(同 相輸入端 )和一個(gè)輸 出端 o。 1960 年代晚期，仙童半導(dǎo)體推出了第一個(gè)被廣泛使用的集成電 路運(yùn)算放大器，型號(hào)為μA709?，F(xiàn)今運(yùn)放的種類繁多，廣泛應(yīng)用于幾乎所有的行業(yè)當(dāng)中。仿真結(jié)果分析表明所設(shè)計(jì)的電路 符合預(yù)期的 設(shè)計(jì) 要求和設(shè)計(jì)指標(biāo)，也驗(yàn)證了設(shè)計(jì) 的兩級(jí) CMOS運(yùn) 算放大器的可靠性和可行性 。蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） I 摘 要 隨著 集成電路工藝的發(fā)展 ， CMOS電路由于其低成本、低功耗以及速度的不斷提高，在集成電路中獲得越來越廣泛的應(yīng)用 。 關(guān)鍵 詞 ： CMOS；運(yùn) 算放大 器； PSpice仿 真 ； 小信號(hào)放大 ； 頻率響應(yīng) 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） II Abstract With the development of CMOS technique, CMOS integrated circuits have bee the mainstream of integrated circuits techniques, due to its low cost, low power consumption and continuously improved speed. As the CMOS process has good performance merits, therefore the operational amplifier bined with CMOS technique has been widely used because of its unique performance. As the most important functional module in analog integrated circuits, the design of CMOS operational amplifier includes several steps as follows: determination design requirements, design or synthesis, simulation, design geometric layout, postlayout simulation, tapeout and test. The formal steps of the design of the twostage CMOS operational amplifiers was provided in this paper, and the basic circuit structures of the twostage CMOS operational amplifier was introduced. Based on determining the opamp design specifications, the relationship between performance parameters and transistor geometry parameters was analyzed and the ratio of the transistors width to length was calculated. As a kind of simulation tool, the structural characteristics and work performance of OrCAD was described in detail. The feasibility of the design was determined by using PSpice simulation. Analysis of bias point, transient and the frequency characteristics of the circuit have been pleted in this paper, and the simulation results showed that the designed circuit meets the design requirements and targets, also design the reliability and feasibility of the twostage CMOS operational amplifier has been fired. Key words: CMOS； Operational amplifier； Pspice simulation； Small signal amplification；Frequency response 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 1 目錄 摘 要 .......................................................................................................... 錯(cuò)誤 !未定義書簽。 集 成電路一般分為模擬集成電路和數(shù)字集成電路兩大類，兩類電路的設(shè)計(jì)方法不盡相同。但 是 709 很快地被隨后而來的新產(chǎn)品 μA741取代， 741有著更好的性能，更為穩(wěn)定，也更容易使用。也分別被稱為倒向輸入端、非倒向輸入端和輸出端 [2]。 運(yùn)放的輸入電位通常要求高于負(fù)電源某一數(shù)值，而低于正電源某一數(shù)值。 實(shí) 現(xiàn)這些指標(biāo)的主要措施是利用場效應(yīng)管高輸入阻抗的特點(diǎn) ， 用場效應(yīng)管組成運(yùn)算放大器的差分 輸入級(jí)。常見的運(yùn)放有 LM31 μA715 等其， SR=5070V/us， BWG＞ 20MHz。若要提高輸出電壓或增大輸出電流，集成運(yùn)放外部必須要加輔助電路。例如 PGA103A，通過控制 2腳的電平來改變放大的倍數(shù)。 因此，有必要對(duì)用 CMOS運(yùn)算放大器進(jìn)行深入的學(xué)習(xí)和研究。即運(yùn)用第一級(jí)放大器得到高增益，可以犧牲擺幅，第二級(jí)放大器主要實(shí)現(xiàn)大輸出擺幅，以補(bǔ)償?shù)谝患?jí)犧牲的擺幅，并進(jìn)一步提 升增益，從而克服了單級(jí)運(yùn)放增益與擺幅之間的矛盾，同時(shí)實(shí)現(xiàn)高增益和大擺幅。 圖 差動(dòng)放大器 該電路中， N溝道 MOS場效應(yīng)管 V1和 V2作為差分對(duì)管，是完全匹配的，其工作電流由 V V6組成比例電流源 構(gòu)成的電流源提供 ， P溝道 MOS場效應(yīng)管 M M4組成鏡像電流源作 為差分放大管的有源負(fù)載（ 讓差分放大器有電壓輸出）。 第二級(jí)放大模塊 及 輸出模塊 選擇 第二級(jí)放大器 采用 共 源 放大器 ，它是主要的電壓增益級(jí) （ 100~1000）， 且它的輸出阻抗低， 是 CMOS 運(yùn)放的主要放大單元 。 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 10 偏置及補(bǔ)償模塊 選擇 在 MOS 模擬集成電路中，偏置電路是不可缺少的重要組成部分。 M3 MbreakP 0 M1 MbreakN VCC M2 MbreakN 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 11 V2F R EQ = 28 0kVAM PL = 1VOF F = 2M5M bre ak PM9M bre ak P0OU T 2M1M bre ak NM8M bre ak NV14. 5Vd cM4M bre ak PM7M bre ak NOU T 1V310 VdcM3M bre ak PC15pM6M bre ak NM2M bre ak N 圖 兩級(jí) CMOS運(yùn)算放大器電路 圖 中，完全匹配的 N 溝道 MOS 場效應(yīng)管 M1 和 M2 作為差分對(duì)管， P 溝道 MOS場效應(yīng)管 M M4 組成鏡像電流源作為差動(dòng)對(duì)管的有源負(fù)載， P溝道 MOS 場效應(yīng)管 MN 溝道 MOS 場效應(yīng)管 M6 組成 共源放大器為信號(hào)提供二級(jí)放大，同時(shí)，他們也作為兩級(jí) CMOS 運(yùn)算放大器的輸出電路。 該運(yùn)放的工作原理：信號(hào)由差分對(duì)管兩端輸入，差模電壓被轉(zhuǎn)化為差模電流，差模電流作用在電流鏡負(fù)載上又轉(zhuǎn)化成差模電壓，信號(hào)電壓被第一次放大后被轉(zhuǎn)化為單端輸出，隨即進(jìn)入共源級(jí)再一次被放大后從漏端輸出。 密勒電容跨接在第二級(jí) （ V5） 的輸出端，第一級(jí)輸出電流 Io1給 Cc充電，如圖 由壓擺率計(jì)算 公式 可知： SR=Iss/Cc 電源（ Vdd） 10V 直流增益（ Avd） ≥ 5000 密勒電容 （ Cc） 5pF ＋－U oC cIo1蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 14 圖 壓擺率計(jì)算 Iss = Cc SR=5 =10 uA 式 () 求出第一級(jí)偏置電流 Iss=10 uA， 取 Iss=80 uA， 則 = =40 uA。 根據(jù)總增益要求，計(jì)算二級(jí) MOS管的寬長比。 根據(jù)電流方程 式 () 求出 得 那么 根據(jù)電流方程，求出