【正文】 +51 2A74L S 04GNDR S T 圖 單片機(jī)復(fù)位電路 復(fù)位電路的抗干擾設(shè)計(jì)：?jiǎn)纹瑱C(jī)復(fù)位端口的干擾主要來(lái)自電源和按鈕傳輸線串入的噪聲。 圖 單片機(jī)晶振電路 單片機(jī)復(fù)位電路的設(shè)計(jì) 任何微機(jī)都是通過(guò)可靠復(fù)位之后才可有序執(zhí)行應(yīng)用程序。 鍵盤(pán)與單片機(jī)的接口電路的設(shè)計(jì) 鍵盤(pán)與單片機(jī)的接口電路如圖 所示： 其 3 個(gè)輸出口 (P1 P1 P13)作為矩陣鍵盤(pán)的列線，每根線上都加一個(gè)上拉電阻， 用于減小干擾，再由 P1 P1 P17作為行線，整個(gè)鍵盤(pán)共設(shè) 9 個(gè)鍵 。顯示電路的具體電路如圖 。具體是把輸入信號(hào)分為兩路，一路直接送到 ADC0809作采樣輸入信號(hào)；另一路則送到同步觸發(fā)電路，使其產(chǎn)生并輸出一個(gè)觸發(fā)脈沖，微處理器把該脈沖作為啟動(dòng) ADC0809開(kāi)始采樣的起始同步信號(hào)，從而保證了采樣所得的數(shù)據(jù)適時(shí)有效。第二個(gè)時(shí)鐘脈沖將對(duì)次高位置 1，于是逐次逼近寄存器變?yōu)?11000000， D/A 變換器輸出值為的 192/255，若 VoVi，比較器輸出低電平，控制電路將使次高位清 0；若 VoVi，次高位的 1就會(huì)保留下來(lái)。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第三章 系統(tǒng)的硬件設(shè)計(jì) 5 第 3 章 系統(tǒng)的硬件設(shè)計(jì) 根據(jù)上章的分析，系統(tǒng)硬件的主要功能是：對(duì)模擬信號(hào)進(jìn)行采樣；將獲得的數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)；利用存儲(chǔ)器中儲(chǔ)存的數(shù)據(jù)重建信號(hào)波形，用示波器觀察。 通過(guò)初步的分析與思考，將本系統(tǒng)配合通用示 波器，需實(shí)現(xiàn)如下功能： ： 將通用示波器難以觀察的單次變化的信號(hào)轉(zhuǎn)換為周期性的重復(fù)信號(hào)，實(shí)現(xiàn)對(duì)單次變化的信號(hào)進(jìn)行連續(xù)的觀察；并且，系統(tǒng)中的 RAM需設(shè)有掉電保護(hù)措施，系統(tǒng)即使經(jīng)關(guān)機(jī)斷電后還能隨時(shí)再現(xiàn)原來(lái)的波形信號(hào)，達(dá)到了采樣存儲(chǔ)示波器的記憶功能效果。系統(tǒng)的結(jié)構(gòu)功能圖如圖 所示。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 緒 論 2 課題的意義 波形的記錄和分析是許多實(shí)際工作的基礎(chǔ)： 1. 波形記錄儀器是生產(chǎn)、科研和工程調(diào)試等工作必備的工具。 目前，國(guó)內(nèi)的高性能的波形記錄器的研究主要在信息數(shù)據(jù)采集及處理和數(shù)模信號(hào)的轉(zhuǎn)換電路方面。 Waveform recording。波形的記錄也方便我們后期對(duì) 圖形 的 分析 和 運(yùn)算，頻譜 的 分析，曲線相關(guān)性分析等操作。 設(shè)計(jì)中采用自頂向下的方法，系統(tǒng)共有四個(gè)功能模塊：輸入電路、鍵盤(pán)和顯示電 路、控制 和存儲(chǔ) 電路 以及 輸出電路 。而波形記錄儀廣泛用于工業(yè)監(jiān)測(cè)、地質(zhì)勘測(cè)等方面。 目前，市場(chǎng)上的波形記錄器大多采用 CPLD、 FPGA 等可編程器件作為核心部件實(shí)現(xiàn)高速數(shù)字存儲(chǔ)，同時(shí)外帶友好的人機(jī)交互界面，采用 LCD 顯示，但隨之而來(lái)的是成本的快速 上升，市場(chǎng)價(jià)格昂貴，不適合廣泛運(yùn)用。設(shè)計(jì)中采用自頂向下的方法，先確定系統(tǒng)的設(shè)計(jì)方案，再將系統(tǒng)劃分為幾個(gè)模塊設(shè)計(jì)。在中斷處理中保存采樣數(shù)據(jù)。軟件的設(shè)計(jì)也按模塊劃分為： 主程序設(shè)計(jì)和鍵盤(pán)掃描子程序的設(shè)計(jì)、 A/D 轉(zhuǎn)換子程序的設(shè)計(jì)、 D/A 轉(zhuǎn)換子程序的設(shè)計(jì)、 LED 顯示子程序的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ) 子程序和延時(shí)子程序的設(shè)計(jì)。逐次逼近式 A/D 轉(zhuǎn)換器其原理電路如圖 。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第三章 系統(tǒng)的硬件設(shè)計(jì) 6 圖 逐次逼近式 A/D 轉(zhuǎn)換器工作原理圖 緩沖器的選擇 緩沖器主要用于提升本系統(tǒng)的輸入阻抗，選用運(yùn)算放大的同相輸入電壓跟隨電路，同時(shí)考慮到信號(hào)帶寬的要求，選用寬帶低噪聲器 LF356（單位增益帶寬為5MHZ），采用此電路滿足信號(hào)帶寬的要求，同時(shí)將輸入阻抗提升到 1000MΩ以上。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第三章 系統(tǒng)的硬件設(shè)計(jì) 7 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設(shè)計(jì)原理圖 .ddbD r a w n B y :872U 1AL F 356872U 2AL F 356D1D2R110k R210k R4RWR3 I nputR5+ 12GNDP 10 圖 同步觸發(fā)電路 程控基準(zhǔn)電源設(shè)計(jì) 程控基準(zhǔn)電源主要是為 ADC0809 提供可變的參考電壓，以適用不同幅度的輸入信號(hào)，擴(kuò)大信號(hào)的輸入范圍，采用此方法可降低系統(tǒng)對(duì)前端電路的要求，電路如圖 所示。要使每次按鍵只作一次響應(yīng)，就必須考慮如何去除抖動(dòng)，常用的去抖動(dòng)的方法有兩種：軟件方法和硬件方法。本系統(tǒng)中需要并行輸入 /輸出口較多， AT89C51 有 4 個(gè)八位的并行 I/O 口，通過(guò)數(shù)據(jù)地址線的分時(shí)復(fù)用，可以滿足系統(tǒng)的要求； AT89C51 單片機(jī)帶 4KB片內(nèi) ROM，可存儲(chǔ) 4KB 的程序，而本系統(tǒng)的程序初步估計(jì)為一千個(gè)字節(jié)左右，因此程序存儲(chǔ)器可滿足系統(tǒng)要求，并留有相當(dāng)大的剩余空間；方案中設(shè)計(jì)的顯示電路采用串行口方式連接，而 AT89C51 有一個(gè)全雙工串行口；另外設(shè)計(jì)中還用到了兩個(gè)中斷，而 AT89C51 有 6 個(gè)中斷源，兩個(gè)中斷優(yōu)先級(jí)的中斷結(jié)構(gòu)， 所 以采用 AT89C51 單片機(jī)能滿足設(shè)計(jì)的要求。如圖 為單片機(jī)復(fù)位電路，本系統(tǒng)單片機(jī)的晶振為 6MHz，實(shí)踐證明，只要 RESET 引腳的脈沖保持 10ms 以上的高電平，就能使單片機(jī)復(fù)位。電路中放電二極管 D不可缺少，當(dāng)電源斷電后，電容通過(guò)二極管 D 迅速放電，待電源恢復(fù)時(shí)可實(shí)現(xiàn)可靠的上電復(fù)位。 2 數(shù)據(jù)存儲(chǔ)器 62256 的掉電保護(hù) 當(dāng) 系統(tǒng)中的 數(shù)據(jù)存儲(chǔ)器 設(shè)有掉電保護(hù)措施時(shí)，系統(tǒng)即使經(jīng)關(guān)機(jī)斷電后還能隨時(shí)再現(xiàn)原來(lái)的波形信號(hào)，這樣系統(tǒng)就具有記憶的功能。高 5 位由 P2口輸出，高 2 位和低 8 位由 P0輸出。 除同 62256 相接的 P2口地址線外，其余高位地址線共同通過(guò)一個(gè)譯碼器產(chǎn)生一個(gè) CS1的片選信號(hào)（這種譯碼連接方式稱為全地址譯碼連接）。 本電路中除基本的連接外還在總線上安裝了上拉電阻，上拉電阻的安裝可以提高總線信號(hào)傳輸?shù)目煽啃?，另外還可以提高信號(hào)的高電平，也就提高了噪聲容限，這樣就提高了抗干擾的能力。 DAC0832 是一款常用的數(shù)摸轉(zhuǎn)換器，它的輸入數(shù)字量為 8位邏輯電平能與 TTL 兼容，參考電壓的工作范圍為 +10V～ 10V，具有直通 工作方式 、 單緩沖工作方式 、 雙緩沖工作方式三種工作方式。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第三章 系統(tǒng)的硬件設(shè)計(jì) 14 圖 DAC0832 的內(nèi)部結(jié)構(gòu)圖 雙極性輸出電路的設(shè)計(jì) DAC0832 是電流型器件， 直接輸出的是電流信 號(hào)，為 能引至示波器，需 轉(zhuǎn)換成電壓輸出。而該系統(tǒng)需要 +5V， +12V， 12V三種直流電源， 設(shè)計(jì)的電路 如圖 。軟件部分包括主程序設(shè)計(jì)和鍵盤(pán)掃描子程序的設(shè)計(jì)、 A/D 轉(zhuǎn)換子程序的設(shè)計(jì)、 D/A 轉(zhuǎn)換子程序的設(shè)計(jì)、 LED 顯示子程序的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ)子程序和延時(shí)子程序的設(shè)計(jì) 。主程序流程圖如圖 所示，具體程序見(jiàn)程序詳單。 D/A 轉(zhuǎn)換子程序的流程圖 D/A 轉(zhuǎn)換子程序是波形重構(gòu)的組成，主要的任務(wù)是完成輸出數(shù)據(jù)區(qū)的選擇，啟動(dòng) D/A 轉(zhuǎn)換。 (2) 軟件陷阱 當(dāng)彈飛的程序落到非程序區(qū)（如 ROM 中未使用的空閑和程序中的數(shù)據(jù)表格區(qū)）時(shí)，就形成了死循環(huán) ，解決的辦法就是用一條引導(dǎo)指令強(qiáng)行將捕獲的程序轉(zhuǎn)到一個(gè)指定的地址，為了加強(qiáng)捕獲的效果，一般還在其前面加兩條NOP 指令。當(dāng)然，如果將系統(tǒng)升級(jí)，配備其他的控制 器，增加良好的人機(jī)交換界面，可在實(shí)際應(yīng)用中無(wú)處不在。 在硬件的設(shè)計(jì)中，輸入信號(hào)的 調(diào)理結(jié)合了 A/D 轉(zhuǎn)換器的特點(diǎn)，通過(guò)改變參考電壓來(lái)改變輸入信號(hào)電壓的范圍，簡(jiǎn)化了前端處理電路。在本設(shè)計(jì)中， DAC0832 采用的是雙緩沖方式，其實(shí)現(xiàn) D/A 轉(zhuǎn)換的程序如下： MOV DPTR， DATA； DAC0832 的地址 MOV A， DATA； 數(shù)據(jù)地址 MOVX DPTR， A； 輸出到 DAC0832 D/A 轉(zhuǎn)換 子程序流程圖見(jiàn)圖 ，其程序見(jiàn)程序詳單。 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第四章 系統(tǒng)的軟件設(shè)計(jì) 18 結(jié) 束開(kāi) 　 　 始串 行 口 初 始 化調(diào) 用 顯 示 子 程 序顯 示 零外 部 中 斷Ｉ Ｎ Ｔ ０ 、 Ｉ Ｎ Ｔ １的 觸 發(fā) 方 式 機(jī) 選 擇數(shù) 據(jù) 緩 沖 區(qū) 的 初 始 化是 否 為 九 鍵調(diào) 用 Ｄ ／ Ａ 轉(zhuǎn)換 子 程 序調(diào) 用 Ａ ／ Ｄ 轉(zhuǎn)換 子 程 序Ｎ　 　 Ｙ按 鍵 是否 按 下Y Ｎ 圖 主程序流程圖 東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第四章 系統(tǒng)的軟件設(shè)計(jì) 19 開(kāi) 始關(guān) 中 斷 Ｉ Ｎ Ｔ ０鍵 盤(pán) 掃 描 第 一 行是 第 一 列　 按 鍵 ？是 第 二 列　 按 鍵 ？保 存 按 鍵列 序 號(hào) 零保 存 按 鍵列 序 號(hào) 一保 存 按 鍵列 序 號(hào) 二保 存 行序 號(hào)保 存 鍵 值 ： 行 序 號(hào) 加 列 序 號(hào)是 否 全部 掃 完是 第 三 列　 按 鍵 ？顯 示 鍵 值返 回ＮＹＮＹＮ　 　 Ｙ　 Ｙ掃 描下 一 行清 除 中 斷標(biāo) 志開(kāi) 中 斷Ｎ 圖 鍵盤(pán)掃描中斷子程序其流程圖東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第四章 系統(tǒng)的軟件設(shè)計(jì) 20 A/D 轉(zhuǎn)換子程序的設(shè)計(jì) A/D 轉(zhuǎn)換子程序是系統(tǒng)功能實(shí)現(xiàn)的一個(gè)重要的組成，其主要功能是：選擇相應(yīng)的參考電壓、轉(zhuǎn)換通道和存儲(chǔ)區(qū)，然后啟動(dòng) A/D 轉(zhuǎn)換，并判斷采樣次數(shù)是否完成。本系統(tǒng)中主要芯片有 ADC080 DAC083靜態(tài) RAM6225以及地址鎖存器 74LS37 74LS175 等芯片，根據(jù)硬件的設(shè)計(jì)，其地址分配表如表 所示。整流可通過(guò)四個(gè)二極管進(jìn)行全波整流，也可以利用集成整流堆來(lái)進(jìn)行（同原理）。按照本設(shè)計(jì)要求，輸出方式采用雙極性輸出，其隨著輸入的數(shù)碼不同，輸出電壓可正可負(fù)。 DAC0832 的內(nèi)部包括兩個(gè) 8 位寄存器、 1 個(gè) 8 位轉(zhuǎn)換器和相應(yīng)輔助電路： 8位輸入寄存器為第一級(jí)鎖存器，它的鎖存信號(hào)為 ILE。上拉電阻一般取 2～ 10KΩ，本系統(tǒng)采用 8個(gè) 10KΩ的電阻。 CS2可直接接高電平（ 5V）。在對(duì)外部存儲(chǔ)器進(jìn)行讀 /寫(xiě)操作時(shí)，地址要求保持不變，這 就需要適當(dāng)?shù)募拇嫫鞔娣诺刂罚@個(gè)外接的寄存器就稱為地址鎖存器。然而在單片機(jī)在上電及斷電過(guò)程中，總線狀態(tài)的不確定性，往往使 RAM中某些數(shù)據(jù)變化，即數(shù)據(jù)受到了沖失。 數(shù)據(jù)存儲(chǔ)器的選擇與掉電保護(hù)電路的設(shè)計(jì) 1 數(shù)據(jù)存儲(chǔ)器的選擇 數(shù)據(jù)存儲(chǔ)器用來(lái)存儲(chǔ)程序運(yùn)行期間的工作變量和數(shù)據(jù)，又被稱為隨機(jī)存儲(chǔ)器RAM。 t== 103 22 106=13ms，則電路設(shè)計(jì)滿足復(fù)位要求。電路如圖 E A / V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E / P30T X D11R X D10V C C40GND20A T 8 9 C 5 1東華理工大學(xué)畢業(yè)設(shè)計(jì) （ 論文 ） 第三章 系統(tǒng)的硬件設(shè)計(jì) 10 所示。這樣就避開(kāi)了按鍵按下時(shí)的抖動(dòng)時(shí)間，而在檢測(cè)到按鍵釋