【正文】 如系統(tǒng)的人機交互界面還不夠完美，顯示僅為一位通道數(shù)顯示 。本文采用的軟件抗干擾措施如下： (1) 指令冗余 當 CUP 受到干擾后，往往將一些操作數(shù)當作指令碼來執(zhí)行，引起程序的混亂，我們首先要盡快將程序納入正軌，也就是讓程序彈飛到某一個單字節(jié)指令 NOP，這就是指令冗余。在系統(tǒng)中，為了 能完整地覆蓋被測的整個變化過程，采樣點取 16 256個點。作為程序的入口，主程序控制各類程序的調(diào)用。其不需要采用大容量的電解電容，容量大小為 220Uf，耐壓為 25伏，再接入 的電容，便可減少電源波動的影響，濾去紋波，并可很好地改善負載的瞬態(tài)響應。根據(jù)電路圖中的電阻關(guān)系，一個輸入電阻 R1為 10KΩ，一個輸入電阻 R2為 50KΩ，反饋電阻 R3為 10KΩ， R4為阻抗匹配，為 R R R3三個電阻的并聯(lián)值，即 ，可知 LF356A2 的輸出在 LF356A1的基礎(chǔ)上偏移 1/2VREF（ VREF為 OP07 提供的參考電壓）。 8 位 DAC寄存器為第二級鎖存器，它的鎖存信號也稱為通道控制信號。 該電路把保存在 RAM中的采樣數(shù)據(jù)，按照示波器顯示波形的要求循環(huán)送到數(shù)模轉(zhuǎn)換器DAC0832，轉(zhuǎn)換為連續(xù)的模擬信號，然后再送到通用示波器顯示出波形。這樣 62256 就分為 四頁，每頁對應 8KB，合計 4 8=32KB。 (2) 當 OE為低電平， LE 由高電平變?yōu)榈碗娖綍r，輸入端數(shù)據(jù)鎖入內(nèi)部寄存器中，內(nèi)部寄存器中的內(nèi)容與輸出端相同。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :321411AL M 324DDR3K ΩR10K ΩR1K ΩR10K ΩR10K ΩC220uF+ 5VD+ 5VC S 2V C CGNDGND 圖 RAM62256 的斷電保護電路 東華理工大學畢業(yè)設計 （ 論文 ） 第三章 系統(tǒng)的硬件設計 12 單片機與 62256 的接口電路的設計 數(shù)據(jù)存儲器與單片機的接口 電路，需考慮地址總線、數(shù)據(jù)總線、控制端口的連接。顯示滿屏幕需要 10 20=200 個點，考慮到八通道采樣，故需存儲 2008=1600 個點；但 為了能完整地觀察被測的整個變化過程，每個通道需采集 16256 個點，即每通道需要 4KB 的存儲容量。復位按鈕一般安裝在操作面板上，有較長的傳輸線，容易引起電磁感應干擾。因此，復位電路設計要求：其一要保證整個系統(tǒng)可靠復位，并具有上電自動復位和手動復位功能；其二是要有一定的抗干擾能 力。 東華理工大學畢業(yè)設計 （ 論文 ） 第 三章 系統(tǒng)的硬件設計 9 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e vi s i onS i z eBD a t e : 6 J un 20xx S he e t of F i l e : C : \ D oc um e nt s a nd S e t t i ngs \ us e r \桌面 \記錄器 \原理圖 \波形記錄器設計原理圖 .ddbD r a w n B y :R10KR10KR10KS W 6 S W 9S W 4 S W 7S W 1S W 5 S W 8S W 2S W 3P 11P 12P 13P 15P 16P 17I N T 0+ 5V123A nd 圖 鍵盤接口電路 控制和存儲電路的設計 在系統(tǒng)的設計時，為節(jié)約成本，采用最小化硬件設計，其外部需接 ADC、 DAC、以及數(shù)據(jù)存儲器，所以所選單片機只要有一定數(shù)量的并行輸入 /輸出口，有一定容量的程序存儲器和定時器、外部中斷源即可。 鍵盤接口電路 采用的是非編碼鍵盤，非編碼鍵盤是由軟件來識別鍵盤上的閉合的，它具有結(jié)構(gòu)簡單 ，使用靈活等特點。為了適用不同幅度的信號幅度，將此比較器 U2的比較基準電壓設為可調(diào)，并將調(diào)節(jié)電位器 RW置于儀表面板上。逐次逼近寄存器中的位就是轉(zhuǎn)換后的數(shù)據(jù)，這種方法就像在天平上由大到小加減法碼一樣。 輸入電路的設計 輸入電路包括 緩沖器、程控基準電源、同步觸發(fā)電路、采樣保持器及模數(shù)變換器 (ADC)， 在輸入電路中的核心器件是 A/D 轉(zhuǎn)換器， 緩沖器、程控基準電源、同步觸發(fā)電路、采樣保持器都是為 A/D 轉(zhuǎn)換器設計的，因而 A/D 轉(zhuǎn)換器的選擇是輸入電路設計的核心。 總體設計思想 本設計采用單片機做控制器，系統(tǒng)的設計包括硬件的設計和軟件的設計。單片機在啟動 A/D轉(zhuǎn)換時還需考慮到與信號的同步問題。 因此該課題的設計具有實際意義，通過設計可以提高獨立分析問題和解決問題的能力；可以培養(yǎng)創(chuàng)新意識和創(chuàng)新能力；可以增強個人理論分析、實驗研究、文獻查閱、計算機運用和文字表達等方面的能力；可以加深自己對理論知識的理解，以及實際操作的經(jīng)驗。另一方面，采用計算機與軟件結(jié)合的方法設計虛擬波形記錄器。 再如科研工作常常依賴波形記錄儀記錄、收集信息 。本論文是基于單片機而設計的波形記錄器，波形存儲系統(tǒng)配備了 A/D轉(zhuǎn)換器、數(shù)據(jù)存儲器、采用雙極性輸出 的 D/A轉(zhuǎn)換器等器件。系統(tǒng)有八個輸入通道，采用分區(qū)儲存波形。本章主要介紹了 波形記錄的 背景與研究現(xiàn)狀、 課題意義 。目前許多虛擬儀器已 經(jīng)可以實現(xiàn)大部分的波形記錄器功能，同時虛擬波形記錄器的存儲空間更 大。 東華理工大學畢業(yè)設計 （ 論文 ） 第二章 系統(tǒng)總體設計 3 第 2 章 系統(tǒng)總體設計 本 系統(tǒng) 利用微機控制技術(shù)和數(shù)字存儲技術(shù)，用于記錄如溫度、濕度等緩慢變化信號的波形。同時信號的采樣次數(shù)和存儲地址的分配也要求合理設計。根據(jù) 系統(tǒng)的 結(jié)構(gòu)框圖，設計時將硬件分為四部分：輸入電路、鍵盤顯示電 路、控制存儲 電路和輸出電路。針對本課題的要求，選用 8 位 A/D 轉(zhuǎn)換器，并內(nèi)帶 8路模擬多路轉(zhuǎn)換開關(guān)及相應的通道地址鎖存及譯碼電路，并帶有數(shù)據(jù)鎖存器的ADC0809。轉(zhuǎn)換結(jié)束，控制電路立即輸出一個低電平作為結(jié)束信號。同時在這級后面還采用穩(wěn)壓管 D2設計了電平變換級，以適用單片機的接口，同時此級還可保護比較器 U2。 按鍵的消抖問題 組成鍵盤的按鍵有觸點式和非觸點式兩種，單片機中應用的一般是由機械觸點構(gòu)成的。 控制器的選擇 在設計時選用了 ATMEL 公司的 8 位 Flash單片機 AT89C51，其引腳圖 右圖 所示。RST 引腳是復位輸入信號，高電平有效。主要抗干擾措施有：按鈕傳輸線采用具有抗電磁感應干擾性能的雙絞線，并遠離交流用電設備。系統(tǒng)輸入八個通道，則需要 4 8KB。 62256 包含地址線 15 條，數(shù)據(jù)線 8條， 2個片選端（ CS1=0， CS2=1才能選通芯片）一個寫允許 WE 端和一個輸出允許 OE端。當 LE 保持低電平時，即輸入端數(shù)據(jù)變化也不會影響輸出端狀態(tài)，從 而實現(xiàn)了鎖存功能。 62256 寫入數(shù)據(jù)的過程是：選擇頁碼后，在 62256 芯片的 A0A12上加入要寫入的單元的地址；在 D0D7上加上要寫入的數(shù)據(jù)；使 CS1和 CS2同時有效；在 WE 上加上有效的低電平，此時OE 可為高也可為低。因為波形的顯示與波形的采集與存儲在管理上是分開的，即不管數(shù)據(jù)以何種速度寫入到存儲器中，存儲器中存儲的數(shù)據(jù)均以固定的速度不斷讀出，因而可獲得清晰穩(wěn)定的波形。 WR2和 XFEB 同時為低電平時 ， LE2為高電平，這時， 8 位的 DAC 寄存器的輸出隨輸入而變化，此后，當 WR2由低變高時， LE2變?yōu)榈碗娖?，將輸入寄存器的信息鎖存到 DAC 寄存器。為了降低信號輸出噪聲和平滑波形，在雙極性輸出后還增加了由兩個電容構(gòu)成的低通濾波器。然而，隨之產(chǎn)生一個弊端，即當三端穩(wěn)壓器（ 780 781 7912）的輸入出現(xiàn)短路時，輸出端大電容上存儲的電荷，將通過集成穩(wěn)壓器內(nèi)部放電，可能會造成內(nèi)部電路的損壞，故在其間跨接一個 二極管，為放電提供放電通路，對集成穩(wěn)壓器起到了分流保護作用。在系統(tǒng)中其主要的任務是在鍵盤中斷子程序執(zhí)行完后，調(diào)用 D/A 轉(zhuǎn)換子程序或 A/D 轉(zhuǎn)換子程序，設串行口方式和中斷的觸發(fā)方式，初始化各數(shù)據(jù)緩沖區(qū)，而系統(tǒng)其它的功能都由各子程序完成。 同時在本子程序中根據(jù)鍵值的不同還要選擇不同的存儲區(qū)。因此，常在一些對程序的流向起決定作用的指令之前插入兩條 NOP 指令，以保證彈飛的程序迅速納入正確的控制軌道。 很顯然，基于單片機的波形記錄器能夠滿足一般溫度、濕度等緩慢變化的信號的采集和記錄。 當然，系統(tǒng)同時也存在幾點缺點。所以在設計過程中應做好抗干擾設計，以求將干擾對系統(tǒng)產(chǎn)生的影響降到最低，而軟件抗干擾具有投資低的優(yōu) 點。軟件主要是根據(jù) KEY 存儲器中的鍵值，選擇不同的通道和參考電壓。 主程序的設計 系統(tǒng)的軟件部分以主程序為入口，在初始化之后調(diào)用鍵盤管 理程序，完成對鍵盤的掃描，讀入鍵值，并根據(jù)相應的鍵值調(diào)用 D/A 轉(zhuǎn)換子程序或 A/D 轉(zhuǎn)換子程序。三端穩(wěn)壓器（ 780 781 7912）的輸出級接入兩個濾波電容，用于減小因為電源波動對系統(tǒng)造成的影響和濾波。在該電路中 LF356A1 為電流電壓轉(zhuǎn)換，為單極性輸出， LF356A2 運算放大器，起反相求和作用，即 OP07 提供的參考電壓提供偏流 I1，與 LF356A1 輸出提供的偏流 I2相反。此后，WR1由低變高時， ILE 變?yōu)榈碗娖?，此時，數(shù)據(jù)被鎖存到輸入寄存器中。 形成示波信號的電路核心是 D/A轉(zhuǎn) 換器 。 “頁碼”確定后的尋 址范圍唯一地確定為 8000H9FFFH。目前常用的地址鎖存芯片有： 74HC27 74HC373 等，本設計電路中選擇 74HC373，74HC373 有三種工作狀態(tài)： (1) 當 OE為低電平， LE 為高電平時，輸出和輸入狀態(tài)相同，即輸出跟隨輸入。圖 ，采用線性集成電路 LM324做信號比較器，當正常電源供電時， LM324輸出高電平， CS2選通，數(shù)據(jù)存儲器可以在 CS1的控制下工作，當電源斷電或電壓下降到 ,LM324輸出低電平 ,這樣數(shù)據(jù)存儲器不被選中 ,其數(shù)據(jù)也不會沖失 ,當電源恢復正常時 ,數(shù)據(jù)存儲器可正常工作。示波器顯示屏水平刻度一般為 l0div，水平分辨率一般為 20 點/div。這些噪聲雖然不會完全導致系統(tǒng)復位，但有時會破壞 CPU 內(nèi)的程序狀態(tài)字的某些位的狀態(tài)，對控制產(chǎn)生不良的影響。同時，復位電路也是容易受干擾的敏感部位之一。鍵盤的檢測方式采用中斷查詢：當有按鍵按下時，都會使與門輸出低電平，從而引起單片 機的中斷，單片機再判斷鍵號并轉(zhuǎn)入相應的處理。 東華理工大學畢業(yè)設計 （ 論文 ） 第三章 系統(tǒng)的硬件設計 8 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m be r R e v i s i o nS i z eBD a t e : 1 2 M a y 20 0 6 S he e t o f F i l e : E : \談量 \原理圖 \波形記錄器 .d db D r a w n B y:abfcgdeD P Y1 2 3 4 5 6 7a b c d e f g8dpdpD P Y _7 S E G _D PA1B2Q03Q14Q25Q36Q410Q511Q612Q713C L K8MR97 4H C 1 6 4+5 R X DT X D 圖 通道顯示電路 該電路占用 I/O 接口資源少，且編程容易、管理簡單、顯示亮度高、穩(wěn)定性好，占用 CPU 時間較少。同步觸發(fā)電路選用運算放大器構(gòu)成的電平比較器來實現(xiàn)，如圖 。如此經(jīng)過 8 個時鐘脈沖，就將逐次逼近寄存器的八位確定下來。設計中采用自頂向下的方法，把系統(tǒng)電路按功能模塊分為四部分：輸入電路、鍵盤顯示電 路、控制 存儲 電路和輸出 電路 。 ： 緩慢變化的信號，先經(jīng)慢速的 A/D采樣，然后再以幾倍的速度進行 D/A轉(zhuǎn)換，使信號波形的時間軸得以壓縮，壓縮的效果等效于示波器掃描速度的減小，使通用示波器具備觀察變化慢的信號的功能。 圖 系統(tǒng)結(jié)構(gòu)功能圖 被測信號的采樣、存儲和 重現(xiàn)信號波形 過程如下： 、存儲 輸入的被測信號