【正文】 z，已經(jīng)放大了 10 倍 MOV A,WAVE_FREQ CJNE A,101， KEY_NEXT20 MOV WAVE_FREQ,100 。比對鍵碼，結(jié)果是否在 R2 中， 若無效鍵，置 R2 為 10H CJNE R2， 16， KEY_NEXT10 LJMP LOOP 。表格指針偏移量 MOV R0， DA0832_ADDR SETB TR0 SETB TR2 CLR DA0832_CS 。這些類型還具有廣泛的共同模式，差模信號范圍和低失調(diào)電壓調(diào)零能力與使用適當(dāng)?shù)碾娢弧? 畢業(yè)設(shè)計（論文） 19 圖 27 集成運算放大器組成框圖 輸入級均采用差分放大電路，利用差分放大電路的對稱性可以減小溫度漂移的影響，從而提高整個電路 的共模抑制比。 集成運算放大電路設(shè)計和論證 集成運算放 大電路是一種直接耦合的多級放大電路，它是利用 半導(dǎo)體 的集成工藝，實現(xiàn)電路、電路系統(tǒng)和元件三結(jié)合的產(chǎn)物。 DAC0808 的分辨率為 1/256。 單緩沖方式具有適用于只有一路模擬信號輸出或幾路模擬信號非同步輸出的情形的優(yōu)點，但是電路線路連接比較簡單。 VREF端與 D/A內(nèi)部 T形電阻網(wǎng)絡(luò)相連。運放的反饋電阻可通過 RFB 端引用片內(nèi)固有電阻，還可以外接。 C 。 靜電放電 (ESD) 保護(hù) 。 時鐘 (CP) 每次由低變高時，數(shù)據(jù)右移一位，輸入到 Q0， Q0 是兩個數(shù)據(jù)輸入端（ DSA 和 DSB） 的邏輯與，它將上升時鐘沿之前保持一個建立時間的長度。 8個發(fā)光二級管的陽極連接在一起，作為公共控制端（ ），接高電平。對矩陣鍵盤的工作過程可分兩步：第一步是 CPU 首先檢測鍵盤上是否有鍵按下；第二 步是再識別是哪一個鍵按下。 硬件消抖是通過在按鍵輸出電路上加一定的硬件線路來消除抖動，一般采用 R— S 觸發(fā)器或單穩(wěn)態(tài)電路。 按鍵防抖動技術(shù) 鍵盤作為向系統(tǒng)提供操作人員的干預(yù)命令的接口，以其特定的按鍵代表著各種確定操作命令。反應(yīng)在電壓上就是呈現(xiàn)出高電平或低電平，若高電平表示斷開，那么低電平鍵閉合。鍵盤可分為編碼鍵盤和非編碼鍵盤兩種類型。 51 單片機(jī)的復(fù)位是由 RESET 引腳來控制的，此引腳與高電平相接超過 24 個振蕩周期后， 51 單片機(jī)即進(jìn)入芯片內(nèi)部復(fù)位狀態(tài)，而且一直在此狀態(tài)下等待，直到 RESET 引腳轉(zhuǎn)為低電平后，才檢查 EA 引腳是 高電平或低電平，若為高電平則執(zhí)行芯片內(nèi)部的程序代碼，若為低電平便會執(zhí)行外部程序。為可靠起見，電源穩(wěn)定后還要經(jīng)一定的延時才撤銷復(fù)位信號，以防電源開關(guān)或電源插頭分 合過程中引起的抖動而影響復(fù)位。放大器與作為反饋元件的片外石英晶體振蕩器一起構(gòu)成了一個自激振蕩器。 AT89C51 單片機(jī)功能強(qiáng)大、編程靈活、可靠性與性 價比高，易于采購，便于使用與實驗，可以達(dá)到設(shè)計要求，并且為系統(tǒng)再拓展留有空間，適用于許多較為復(fù)雜的控制應(yīng)用場合。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。另外，該引腳被略微拉高。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機(jī)器周期的高電平時間。 P2口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2 口輸出地址的高八位。 P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。 方案三 設(shè)計思想及原理框圖 采用單片機(jī)控制的方法來實現(xiàn)。 捕捉時間 (τ P )—— 環(huán)路由失鎖狀態(tài)進(jìn)入鎖定狀態(tài)所需的時間 跟蹤過程 — 環(huán)路維持鎖定的過程 跟蹤過程（同步過程） 如果輸入信號頻率 ωi 或 VCO 振蕩頻率ω o 發(fā)生變化，則 VCO 振蕩頻率ω o跟蹤ωi 而變化，維持 ω o =ω i 的鎖定狀態(tài)，稱為跟蹤過程 或同步過程。 鎖相環(huán)路組成框圖 圖 1 鎖相環(huán)路基本組成框圖 鎖相環(huán)路工作原理 工作原理： ui(t)和 VCO 的 uo(t) 在 PD 中進(jìn)行比較， PD 輸出的誤差電壓 ud(t)是二者相位差的函數(shù)。 關(guān)鍵詞 : 單片機(jī) 。 D/A轉(zhuǎn)換 。如果兩者頻率相同，相位差恒定，則經(jīng) LF 后無輸出；如果兩者頻 率不同，則經(jīng) LF 后得到控制電壓去控制 VCO 的振蕩頻率，直至環(huán)路進(jìn)入“鎖定”狀態(tài)。 跟蹤帶（同步帶） 能夠維持環(huán)路鎖定所允許的最大固有頻差 |Δω i| ，稱為鎖相環(huán)路的跟蹤帶或同步帶。該方法可以通過編程的方法來控制信號波形的頻率和幅度，而且在硬件電路不變的情況下，通過改變程序來實現(xiàn)頻率的變換。由于將多功能 8 位 CPU和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器， AT89C2051是它的一種精簡版本。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 XTAL2：來自反向振蕩器的輸出。 時鐘電路設(shè)計和論證 時鐘電路是單片機(jī)系統(tǒng)的心臟，它控制著單片機(jī)的工作節(jié)奏。本設(shè)計使用的石英晶體振蕩器的頻率為 ，電容的主要作用是幫助振蕩器起振和 畢業(yè)設(shè)計（論文） 9 穩(wěn)定電路，其值的大小對振蕩頻率有少許影響，本設(shè)計中選擇 C1和 C2電容值為 30pf。 單片機(jī)的復(fù)位是由外部的復(fù)位電路來實現(xiàn)的。 51 單片機(jī)在系統(tǒng)復(fù)位時，將其內(nèi)部的一些重要寄存器設(shè)置為特定的值，至于內(nèi)部 RAM 內(nèi)部的數(shù)據(jù)則不變。編碼鍵盤能自動識別按下的鍵并產(chǎn)生相應(yīng)代 畢業(yè)設(shè)計（論文） 11 碼，以并行或串行方式發(fā)給 CPU。所以，通過電平狀態(tài)（高或低）的檢測，便可確定相應(yīng)按鍵是否已被按下。所 以準(zhǔn)確無誤地辨認(rèn)每個鍵的動作及其所處的狀態(tài)，是系統(tǒng)能否正常工作的關(guān)鍵。如圖 16 所示。如圖 18。陰極作為“段”控制端，當(dāng)某段控制端為低電平時，該段對應(yīng)的發(fā)光二極管導(dǎo)通并點亮。 主復(fù)位 (MR) 輸入端上的一個低電平將使其它所有輸入端都無效，同時非同步地清除寄存器，強(qiáng)制所有的輸出為低電平。 HBM EIA/JESD22A114B 超過 2000 V。 畢業(yè)設(shè)計（論文） 15 圖 22 74LS164 功能圖 圖 23 74LS164引腳 表 1 74LS164引腳說明 符號 引腳 說明 DSA 1 數(shù)據(jù)輸入 DSB 2 數(shù)據(jù)輸入 Q0~Q3 3~6 輸出 GND 7 地 (0 V) CP 8 時鐘輸入（ 低電平到高電平邊沿觸發(fā)） /M/R 9 中央復(fù)位輸入（低電平有效） Q4~Q7 10~13 輸出 VCC 14 正電源 表 2 74LS164功能表 H = HIGH（高）電平 h = 先于低 至 高時鐘躍變一個建立時間 (setup time) 的 HIGH（高）電平 L = LOW（低）電平 l = 先于低 至 高時鐘躍變一個建立時間 (setup time) 的 LOW（低）電平 工作模式 輸入 輸出 /M/R CP DSA DSB Q0 Q1至 Q7 復(fù)位（清除） L L X X L L 至 L 移位 H ↑ l l L q0至 q6 H ↑ l h L q0 至 q6 H ↑ h l L q0 至 q6 H ↑ h H H q0 至 q6 畢業(yè)設(shè)計（論文） 16 q = 小寫字母代表先于低 至 高時鐘躍變一個建立時間的參考輸入 (referenced input) 的狀態(tài) ↑ = 低 至 高時鐘躍變 顯示電路設(shè)計 330330330 330Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164Q7Q6Q5Q4Q3Q2Q1Q0 DSA DSB GND VCC MR CP74LS164A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10A1f2g3e4d5A6c8DP7b9a10330 330 330 330VCC12345678RST9RXD10TXD11INT012INT113T014T115WR16RD17XTAL218XTAL119Vss202122232425262728PSEN29ALE30EA313233343536373839Vcc4089c51GNDVCC 圖 24 顯示電路 D/A 轉(zhuǎn)換電路設(shè)計和論證 DAC0832 是 CMOS 工藝制造的 8位 D/A 轉(zhuǎn)換器，屬于 8位電流輸出型 D/A 轉(zhuǎn)換器，轉(zhuǎn)換時間為 1us，片內(nèi)帶輸入數(shù)字 鎖存器。 DAC0832 管腳功能介紹 DAC0832 管腳如圖 25 所示 。 (6) Vcc：芯片供電電壓，范圍為 (+5~15)V。而雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合，每一路模擬 量輸出需一片 DAC0832 芯片，構(gòu)成多個 DAC0832 同步輸出電路，程序簡單化，但是電路線路連接比較復(fù)雜。 2．精度： DAC 實際輸出電壓與理想的輸出電壓的偏差。由于采用集成工藝，可以使相鄰元器件參數(shù)的一致性好，且采用多 晶體管 的復(fù)雜電路，使之性能做得十分優(yōu)越。它的兩個輸入端可以擴(kuò)大集成運算放大器的應(yīng)用范圍。 圖 28 74LS164 引腳圖 1 和 5 為偏置 (調(diào)零端 )， 2 為反向輸入端， 3 為正向輸入端， 4 接地， 6 為輸出， 7接電源 8空腳。一直選中 DAC0832 LOOP: JNB T0_INT_FLAG,LOOP 。沒有找到按鍵掃描碼 畢業(yè)設(shè)計（論文） 23 KEY_NEXT10： SETB KEYOK 。最大為 1000Hz KEY_NEXT20： LCALL DISP_FREQ 。指向正弦波表格 LJMP KEKY_NEXT400 KEY_NEXT41:CJNE A,1,KEY_NEXT42 MOV DPTP,TRI_TAB 。最高頻率為 1000Hz KEY_NEXT51： LCALL CAL_TIME_INTERVAL 。按鍵掃描碼存放單元 FREQ_BUF EQU 34H 。不相同，繼續(xù)找下一個鍵 LJMP KEYFIND2 。數(shù)碼管筆形碼表 DISPTAB:。顯示頻率 RET （ 5） 定時中斷子程序 INT_T0： MOV TL0， LOW(55536) MOV TH0， HIGH(55536) SETB T0_INT_FLAG RETI 。50 個點的正弦波表格 DB 128， 143， 159， 174， 189， 202， 214， 225， 235， 242， 248， 252， 254，254， 252 DB 248， 242， 235， 225， 214， 202， 189， 174， 159， 143， 128， 112， 96，81， 66 DB 53，