【正文】 足要求， 因為三極管的 飽和電流比較大 則 可用三極管替代 驅動器件 。當某一字段的陰極為高電平時，相應字段就不。 信息與控制工程學院硬件課程設計說 明書 5 EPM7128SLC8415 芯片的外圍電路 圖 22 EPM7128SLC8415 芯片外圍電路 將 EPM7128SLC8415 芯片的所有 VCC引腳全部接到 +5V電源上，將 GND引腳全部接到地上，在連接下載接口電路，就能構成該芯片的最小系統(tǒng)電路。 基于 CPLD 的數(shù)字頻率計設計 4 第 2 章 主要電路設計 EPM7128SLC8415 電路設計 EPM7128SLC8415 芯片結構 圖 21 EPM7128SLC8415 型芯片 EPM7128SLC84 是 Altera 公司開發(fā)的 CPLD 器件，屬于 MAX 7000S 系列通用型可編程器件的一種。 CPLD 器件的規(guī)模在10 萬門級以下，而 FPGA 器件的規(guī)模已達 1000 萬門級，兩者差異巨大。該系列芯片有 84 到 562 個引腳的各種封裝。其輸出結構是可編程的邏輯宏單元，因而它的設計比純硬件的數(shù)字電路具有很強的靈活性，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路為彌補 PLD 只能設計小規(guī)模電路這一缺陷。通過課程設計以利于學生獲得以下幾方面能力。 9 CD4060 管腳功能 8 直流電源工作原理 6 七段數(shù)碼管的驅動 2 各類型 CPLD 的 芯片介紹 1 課程設計目的 3 月 26 日4 月 1日 第二周 學習可編程邏輯器件的原理圖層次化設 計方法，硬件下載實現(xiàn)數(shù)字頻率計功能 4 月 2 日4 月 8日 第三周 可實現(xiàn)創(chuàng)新新的功能，完成并提交硬件設計作品及硬件課程設計說明書，課程設計答辯。 I 第 1 章 緒論 3 第 2 章 主要電路設計 5 數(shù)碼管的選用方案 12 計數(shù)器設計 14 信息與控制工程學院硬件課程設計說 明書 III 第五章顯示系統(tǒng)的設計 然后對計數(shù)器清零，準備下一次計數(shù)。 CPLD的 芯片介紹 1． ALTERA 公司的 FLEX10K10 系列采用 m CMOS SRAM 或 m CMOS SRAM(10K10E 系列 )集成電路制造工藝制造。 MAX9000 系列是 MAX7000 的有效宏單元和 FLEX8000 的高性能、可預測快速通道互連相結合的產物，具有 600012020 個可用門（ 1202024000 個有效門）。 4．對于應用的速度要求 速度是 PLD 的一個很重要的性能指標，各機種都有一個典型的速度指標，每個型號都有一個最高工作速度，在選用前，都必須了解清楚。 C。 顯示電路的設計 LED 數(shù)碼管簡介 圖 23 數(shù)碼管引腳定義圖 圖 24 數(shù)碼管實物圖 如上圖 LED 數(shù)碼管（ LED Segment Displays）是由多個發(fā)光二極管封裝在一起組成“ 8”字型基于 CPLD 的數(shù)字頻率計設計 6 的器件，引線已在內部連接完成，按發(fā)光二極管單元連接方式分為共陽極數(shù)碼管和共陰極數(shù)碼管。再者用芯片控制時，給芯片上電和復位后所有的 I/O 口都是高電位，如此一來只要一上電，電流經過數(shù)碼管的位流向共陰至地，數(shù)碼管就 會亮，所以又每次編程序時都得把位控制端賦予低電平，太過麻煩，共陽端接電源，而位控制口又是高電位，則數(shù)碼管不會亮，省去了每次編程賦值的麻煩，故在設計時采用共陽極數(shù)碼顯示管。 LED 不同位顯示的時間間隔應根據(jù)情況而定。本次設計所用為單相橋式整流電路。因此，利用變壓器的一個副邊繞組和四個二極管，使得在交流電源的正、負半周內，整流電路的負載上都有方向不變的脈動直流電壓和電流。 10mA； 儲存溫度 :－ 65℃～ 150℃ CD4060 管腳功能 1: 12 分頻輸出； 2： 13 分頻輸出； 3: 14 分頻輸出； 4： 6 分頻輸出； 5： 5 分頻輸出； 6： 7 分頻輸出； 7： 4 分頻輸出； 8： VSS 地； 9： 信號正向輸出 ； 10：信號反向輸出； 11：信號輸入； 12: 復位信號輸入； 13： 9 分頻輸出； 14:8 分頻輸出； 15: 10 分頻輸出； 16： VDD 電源 。其中，在連接插座2 引腳時，需要加上 1K 的上拉電阻，其目的是為了增加下載電路的驅動電流，使得程序更加容易的下載到芯片內。 ENTITY jishuqi IS PORT ( clk,clr,en : IN STD_LOGIC。 PROCESS (clk,clr) BEGIN IF (clr=39。 THEN if(count_4=1001) then count_4=0000。 數(shù)據(jù)鎖存器電路設計 鎖存器廣泛用于計算機與數(shù)字系統(tǒng)的 輸入緩沖電路，其作用是將輸入信號暫時寄存，等待處理，這一方面因為計算機或數(shù)字系統(tǒng)的操作都是有序進行的，通常不可能信號一到即刻處理，另一方面，也可防止輸入信號的各個位到達時間不一致造成競爭與險象。 鎖存器的使用可以大大的緩解處理器在這方面的壓力。 entity lock is port (l: in std_logic。 then t4:=a4。 q2=t2。 圖 51 顯示模塊電 路 數(shù)據(jù)選擇器單元電路設計 數(shù)據(jù)選擇器能夠從來自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電路。 信息與控制工程學院硬件課程設計說 明書 17 entity mux4 is port( d0,d1,d2,d3:in std_logic_vector(3 downto 0)。 在數(shù)字系統(tǒng)中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。 ARCHITECTURE ym OFyimaqi IS signal indata: std_logic_vector (3 downto 0)。 when 0011=y=1001111。 end case。 在調試分頻器 CD4060 時無法下載程序，檢查管腳連接沒有錯誤，又逐一檢查連接的線路的導通情況，發(fā)現(xiàn) CD4060 的 16 腳在連接 +5V 時虛焊了。單片機原理及應用 .北京：高等教育出版， 2020. 基于 CPLD 的數(shù)字頻率計設計 22 附錄 。在同學的電路中有的晶振不振，有的數(shù)碼管太暗，在他們找不出錯誤時我會主動幫他們檢查，我認為在檢查電路時能學會很多東西，然后能長久的記住這樣的錯誤和一些在實踐中發(fā)現(xiàn)而在書本中無法學會的知識。 END ym。 when 0101=y=1101101。camp。 本設計分頻結果有 4 位顯示器顯示 譯碼器主要完成十進制數(shù)到 7 段顯示碼的譯碼，譯碼可以有多種實現(xiàn)方式，實驗中使用 VHDL語言編程實現(xiàn)，形成顯示譯碼模塊，供其他模塊調用。 y:out std_logic_vector(1 downto 0)