基于fpga的電機測速顯示設計(完整版)
【正文】 with the actual application confirmed that the system is running stable, safe and reliable, antiinterference ability, to do gymnastics flexible and easy to use. The past, mainly to do with singlechip microputer for control of central processing chips, and then adding the external circuit, FPGA devices, such as the EDA and its corresponding description of the emergence of language to break the singlechip microputer as the controller of history, it can be said of FPGA devices description language corresponding to the creation of mankind. Key words: FPGA。在設計方法上，已經(jīng)從 “電路設計 —硬件搭試 —焊接 ”的傳統(tǒng)設計方式到 “功能設計—軟件模擬 —下載調(diào)試 ”的電子自動化設計模式。 本文設計的數(shù)字轉(zhuǎn)速計有六個模塊組成：轉(zhuǎn)速控制模塊，計數(shù)模塊 （ 十進制和三十進制 ） ， 7段顯示譯碼器模塊 ，分頻器模塊 （ 1HZ與 ） ，寄存器模塊 ,掃描模塊 ： 本系統(tǒng)由光電傳感器及其調(diào)理電路 、數(shù)碼 顯示電路、 FPGA控制模塊組成。 end entity。event and clk=39。 30進制計數(shù)器 如下圖所示，當計夠三十個數(shù)時，輸出反轉(zhuǎn)，從而產(chǎn)生相應的周期脈沖。 architecture art of jsq is signal temp:integer range 0 to 30。計夠 30翻轉(zhuǎn) q=not q。 clkin=q。 end control。計數(shù)器復位 elsif start=39。 endmeasure=39。 end if。 entity t10 is port(clr,ena,sm:in std_logic。計數(shù)器清零 elsif ena=39。 end if。 ，當 60s時間到時 ，四位寄存器 ena使能，將寄存器中的數(shù)據(jù)輸出 ，其中 ena與endmeasure相連， 作用為將數(shù)據(jù)存儲。 end entity shortage4。 end architecture art。 use 。2 when0011=temp=1001111。當為其它時置 0 end case。 use 。 elsif clk39。 end if。 use 。139。 頂層文件設計 library ieee。 architecture art of dj is c1:ponent count is port(reset,ena,clk:in std_logic。 end ponent c3。 end ponent c5。 Y:out std_logic_vector(0 to 7) )。 u5:t10 port map(s16,s15,s2=sm,s3,s6)。 u13:ymq port map(s10,y2)。同時培養(yǎng)了我精益求精，嚴謹認真的工作作風。靳教授不僅在論文指導上給與我莫大的幫助，關心我們的課題，關心我們的畢業(yè)論文進度，而且教會了我們做人的 道理，使我在批評中接受教訓，積累經(jīng)驗。 u15:ymq port map(s12,y4)。 u7:t10 port map(s16,s15,s4=sm,’ 1’ ,s8)。 signal s1,s2,s3,s4,s13,s14,s15,s16:in std_logic。 bout7:out std_logic_vector(0 to 6))。 carryout:out std_logic。 end ponent c1。 use 。 else A=A+1。 entity decoder is port(clk:in std_logic。 end process。139。 div_out:out std_logic)。 bout7=temp。4 when0101=temp=1101101。 bout7:out std_logic_vector(0 to 6) )。用四個數(shù)碼管，顯示范圍為 0000到9999。 begin process(ena) begin if ena=39。已調(diào)試 use 。 c2:process(temp)temp做為觸發(fā)信號 begin if temp=0000t
教學課件相關推薦
鄂ICP備17016276號-1