freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl數(shù)控直流穩(wěn)壓電源的設(shè)計-數(shù)字電路(完整版)

2024-12-25 21:37上一頁面

下一頁面
  

【正文】 數(shù)字電路課程設(shè)計報告 第 4 頁 共 19 頁 第 3 章 單元電路的設(shè)計 此數(shù)控直流穩(wěn)壓電源共有六部分,輸出電壓的調(diào)節(jié)是通過 “+”, “”兩鍵操作,步進電壓精確到 控制可逆計數(shù)器分別作加,減計數(shù),可 逆計數(shù)器的二進制數(shù)字輸出分兩路運行:一路用于驅(qū)動數(shù)字顯示電路,精確顯示當(dāng)前輸出電壓值;另一路進入數(shù)模轉(zhuǎn)換電路( D/A 轉(zhuǎn)換電路),數(shù)模轉(zhuǎn)換電路將數(shù)字量按比 例,轉(zhuǎn)換成模擬電壓,然后經(jīng)過射極跟隨器控制 ,調(diào)整輸出級,輸出穩(wěn)定直流電壓。 EPM7128SLC84 是基于 EEPROM 的可編程 CMOS 器件,其主要性能指標(biāo)為: 外部引腳數(shù)目為 84,內(nèi)部等效門數(shù)為 2500 左右; 內(nèi)部有 128 個邏輯宏單元 (Macrocell),每 16 個宏單元組成一個邏輯陣列塊 (LAB),每個邏輯陣列塊對應(yīng) 8 個 I/O 引腳; 除通用 I/O 引腳外, EPM7128SLC84 有兩個全局時鐘、一個全局使能和一個全 局清零輸入; 器件最高計數(shù)頻率為 ,內(nèi)部互連延時為 1ns。 數(shù)字電路課程設(shè)計報告 第 2 頁 共 19 頁 第 2 章 Quartus II 及 VHDL 語言介紹 Quartus II 的介紹 在本設(shè)計 系統(tǒng)中,軟件的開發(fā)平臺是 ALTERA 公司的 Quartus II, Quartus II提供了良好的多平臺設(shè)計環(huán)境,它可以輕易滿足系統(tǒng)特定的設(shè)計需要。 Quartus II 軟件擁有 FPGA 和 CPLD 設(shè)計的所有階段的解決方案。 VHDL 的描述 數(shù)字電路課程設(shè)計報告 第 3 頁 共 19 頁 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年 [18]。為了實現(xiàn)上述幾部分的正常工作,需要另制177。由于要把數(shù)字量送到 D/A裝換器,所以此一百進制計數(shù)器需要用兩個十進制的計數(shù)器作為底層文件,再用例化語句把它寫成 100進制的計數(shù)器。由于 DAC0832 不包含運算放大器,所以需要外接一 個運算放大器相配,才構(gòu)成完整的 D/A 轉(zhuǎn)換器,低位 DAC 輸出模擬量經(jīng) 9: 1 分 流器分流后與高位 DAC 輸出模擬量相加后送入運放,具體實現(xiàn),由 900Ω和 100Ω的電阻相并聯(lián)分流實現(xiàn),運放將其轉(zhuǎn)換成與數(shù)字端輸入的數(shù)值成正比的模擬輸 出典壓,運放采用具有調(diào)零的低噪聲高速優(yōu)質(zhì) lm358。系統(tǒng)中多個 D/A 轉(zhuǎn)換器內(nèi)容可用一公共的選通信號選通輸出。 輸出電壓的調(diào)整,主要是運用射極輸出器發(fā)射極上所接的 電阻來完成的,此反饋電阻的主要作用是,把輸出電壓反饋到 NE5534 的輸入級的反向輸入端,當(dāng)同相輸入 IN+和 反向輸入端 IN有差別是,調(diào)整輸出電壓使之趨于穩(wěn)定,從 數(shù)字電路課程設(shè)計報告 第 8 頁 共 19 頁 而達(dá)到調(diào)整輸出電壓的目的。 use 。 begin process(rst,set,ctr,clk,q1) begin if rst=39。139。 elsif ctr=39。 if ctr=39。 end if。039。 library ieee。 use 。 when 0010= d= 1101101 。 when others=d=0000000。 out_1,out_2 : out std_logic_vector(3 downto 0)。 c : out std_logic)。 begin u1:t10 port map(clk=clock,ctr=ctrol,rst=reset,set=setter,en=enable,tc_u=co1 ,tc_d=co2,q=qo1)。 out_1=qo1。不僅如此,我們還從你們那里學(xué)到了很多學(xué)習(xí)的一些 技巧與方 法,這將是我們終身受益無窮。在這次課程設(shè)計過程中,我也遇到了一小 問題,幸好有經(jīng)過宋老師與黃老師的幫助,再加上與同學(xué)的討論,我順利的解決了遇到的問題,這使我充滿信心,以后再遇到類似的問題,相信我自己就能夠解決它。 波形仿真結(jié)果 100 進制加計數(shù)器 100 進制加減數(shù)器 數(shù)字電路課程設(shè)計報告 第 15 頁 共 19 頁 第 5 章 總結(jié) 與 體會 在本次設(shè)計過程中 ,對紋波也沒有提出嚴(yán)格要求 ,所以常用的穩(wěn)壓
點擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1