【正文】 .....62 理論基礎(chǔ) .................................................................................................................................9 FPGA/CPLD 概述 .............................................................................................................9 VHDL 語(yǔ)言概述 .............................................................................................................11 MAX PLUS II 概述 ............................................................................................................133 汽車(chē)尾燈控制器詳細(xì)設(shè)計(jì) ...................................................................................................16 設(shè)計(jì)方案 .........................................................................................................................16 設(shè)計(jì)思路 .........................................................................................................................18 模塊設(shè)計(jì) .........................................................................................................................184 汽車(chē)尾燈控制器的仿真 ........................................................................................................24 控制模塊的仿真 .............................................................................................................24 檢查模塊的仿真 .............................................................................................................24 剎車(chē)模塊的仿真 .............................................................................................................25 左轉(zhuǎn)模塊的仿真 .............................................................................................................25 右轉(zhuǎn)模塊的仿真 .............................................................................................................265 小 結(jié) .....................................................................................................................................27參考文獻(xiàn) ...................................................................................................................................28附錄：設(shè)計(jì)源程序清單 ...........................................................................................................29汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 摘 要 本課題主要是基于可編程邏輯器件，使用硬件描述語(yǔ)言 VHDL，采用“自頂向下”的設(shè)計(jì)方法，編寫(xiě)一個(gè)汽車(chē)尾燈控制器的芯片，并使用 Max Plus II 軟件仿真結(jié)果。它由早期的電子管、晶體管、小中規(guī)模集成電路發(fā)展到超大規(guī)模集成電路（VLSIC）以及許多具有特定功能的專(zhuān)用集成電路。目前可編程邏輯器件（PLD）已有含單片高達(dá) 100000 等效門(mén)的器件出現(xiàn)，可實(shí)現(xiàn)復(fù)雜的數(shù)字系統(tǒng)。人們正以極大的熱情努力的工作并享受由此而帶來(lái)的種種便利，汽車(chē)作為高消費(fèi)的生活和生產(chǎn)資料，在滿(mǎn)足了人們的出行方便的同時(shí)，人們更加注重汽車(chē)本身的舒適性、可控性、便捷性和安全性。于是，在汽車(chē)上實(shí)行這種車(chē)燈控制方式是一種變化和進(jìn)步，增加了汽車(chē)行車(chē)安全性，降低了汽車(chē)的故障率。集成電路技術(shù)的發(fā)展也帶來(lái)了設(shè)計(jì)方法的進(jìn)步，先進(jìn)的 EDA（電子線(xiàn)路設(shè)計(jì)自動(dòng)化）技術(shù)將傳統(tǒng)的“自下而上”的設(shè)計(jì)方法改變?yōu)椤白陨隙隆钡脑O(shè)計(jì)方法，利用計(jì)算機(jī)技術(shù)，設(shè)計(jì)者在實(shí)驗(yàn)室里就可以設(shè)計(jì)出合適的 ASIC（專(zhuān)用集成電路）芯片以 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 3 頁(yè) 共 29 頁(yè) 滿(mǎn)足特定電路的需要。20 世紀(jì) 70 年代末期美國(guó) MMI 公司率先推出可編程陣列邏輯（PAL），它由可編程的與陣列和固定的或陣列組成，采用熔絲編程方式，雙極工藝制造，器件的工作速度很高，PAL 的輸出結(jié)構(gòu)種類(lèi)很多，設(shè)計(jì)靈活，成為第一個(gè)得到廣泛應(yīng)用的 PLD。 可編程邏輯器件的應(yīng)用隨著電子技術(shù)的高速發(fā)展，今天的 CPLD 和 FPGA 器件在集成度、功能和性能（速度及可靠性）方面已經(jīng)能夠滿(mǎn)足大多數(shù)場(chǎng)合的使用要求用 CPLD，F(xiàn)PGA 等大規(guī)模可編程邏輯器件取代傳統(tǒng)的標(biāo)準(zhǔn)集成電路、接口電路和專(zhuān)用集成電路已成為技術(shù)發(fā)展的必然趨勢(shì)。隨著 DSP 系統(tǒng)復(fù)雜程度和功能要求的提高，用 DSP 解決方案愈現(xiàn)出其缺陷性：實(shí)時(shí)性不強(qiáng)、靈活性太差，不適合在實(shí)驗(yàn)室或技術(shù)開(kāi)發(fā)等場(chǎng)合使用等。目前，ASIC 的容量越來(lái)越大，密度已達(dá)到平均每平方英寸 1 百萬(wàn)個(gè)門(mén)電路。新的體系采用了為其優(yōu)化的交錯(cuò)環(huán)形 I/O 管腳，進(jìn)一步降低了成本，這樣公司的產(chǎn)品將具有更大的成本優(yōu)勢(shì) MAX 系列和上一代 MAX 產(chǎn)品相比，成本降低了一半，功耗只有其十分之一，同時(shí)保持 MAX 系列原有的即用性、單芯片、非易失性和易用性，MAX 器件系列采用 TSM 成本優(yōu)化的， 以及六層金屬 Flash 工藝，而且新的系列容量翻了兩番，性能是上一代MAXCPLD 的兩倍多采用 MAX 器件，大批量消費(fèi)類(lèi)、通信、工業(yè)和計(jì)算設(shè)計(jì)的工程師能夠用 MAX 器件替代更昂貴和不夠靈活的小型 ASIC 和 ASSP。除此之外，實(shí)驗(yàn)系統(tǒng)提供豐富的樣例實(shí)驗(yàn)，并且提供操作系統(tǒng)移植的源代碼，所有的實(shí)驗(yàn)程序都有豐富詳盡的注釋說(shuō)明，極大的方便了教學(xué)。在此實(shí)驗(yàn)箱上可開(kāi)設(shè)的實(shí)驗(yàn)項(xiàng)目主要有以下幾類(lèi)：基于 ARM 系統(tǒng)資源的實(shí)驗(yàn)；基于 uCOSII 操作系統(tǒng)的 ARM 系統(tǒng)實(shí)驗(yàn)；基于 uClinux 操作系統(tǒng)的 ARM 系統(tǒng)實(shí)驗(yàn)；基于 linux 操作系統(tǒng)的 ARM 系統(tǒng)實(shí)驗(yàn)?？删幊踢壿嬈骷撵`活性使得硬件系統(tǒng)設(shè)計(jì)師在實(shí)驗(yàn)室里用一臺(tái)計(jì)算機(jī)、一套相應(yīng)的 EDA 軟件和可編程邏輯芯片就可以完成數(shù)字系統(tǒng)設(shè)計(jì)與生產(chǎn)，而其中應(yīng)用最廣泛的可編程邏輯器件當(dāng)屬 FPGA 和 CPLD。這種類(lèi)型結(jié)構(gòu)的特點(diǎn)是通過(guò)對(duì) CLB 編程實(shí)現(xiàn)邏輯功能；通過(guò)對(duì) I/O 單元編程確定輸入或輸出結(jié)構(gòu)；通過(guò)對(duì)互聯(lián)資源編程實(shí)現(xiàn) CLB 之間、CLB 與 I/O 單元之間、 I/O 單元之間的互聯(lián)關(guān)系，從而實(shí)現(xiàn)用戶(hù)所需要的邏輯功能。CPLD 與 FPGA 在價(jià)格、性能、邏輯規(guī)模和封裝（包括 EDA 軟件性能）等方面各有千秋，面對(duì)不同的開(kāi)發(fā)項(xiàng)目，使用者應(yīng)該作出最佳的選擇，表 21 是對(duì) CPLD/FPGA在各個(gè)方面的比較。其投資小，并可以節(jié)省許多潛在的花費(fèi)。因此，VHDL 成為硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是顯而易見(jiàn)的。在 VHDL 語(yǔ)言中，狀態(tài)機(jī)有兩種：莫爾型和米勒型。這種方式突破了門(mén)級(jí)設(shè)計(jì)的瓶頸，極大地減少了電路設(shè)計(jì)的時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開(kāi)發(fā)成本。與傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)相比，Max Plus II 提供靈活多樣的層次化輸入設(shè)計(jì)功能，具有顯著的優(yōu)勢(shì)：1．能進(jìn)行任意層次的數(shù)字系統(tǒng)設(shè)計(jì)。用 Max Plus II 軟件進(jìn)行邏輯設(shè)計(jì)的步驟包括：1．根據(jù)所選課題的任務(wù)和設(shè)計(jì)指標(biāo)要求，確定總體設(shè)計(jì)方案，畫(huà)出總體方案的系統(tǒng)框圖（亦稱(chēng)預(yù)設(shè)計(jì)階段）2．進(jìn)行底層單元電路分析及輸入設(shè)計(jì)、編譯、仿真；3．利用已編譯正確的底層單元電路模塊，畫(huà)出頂層電路的原理圖 ，進(jìn)行編譯調(diào)試和仿真測(cè)試；4．撰寫(xiě)設(shè)計(jì)報(bào)告。就是使用 VHDL 模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說(shuō)明、建模和仿真測(cè)試。SHACHE 為剎車(chē)控制信號(hào)，高電平有效，用于提示后面駕駛?cè)藛T和車(chē)輛注意。 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 19 頁(yè) 共 29 頁(yè) 設(shè)計(jì)思路根據(jù)該汽車(chē)尾燈控制器的功能要求，現(xiàn)劃分為以下 5 個(gè)模塊：1．控制模塊2．檢查模塊3．剎車(chē)模塊4．左轉(zhuǎn)模塊5．右轉(zhuǎn)模塊每個(gè)模塊各自控制相應(yīng)尾燈的亮滅，控制模塊進(jìn)行總體控制，尾燈的運(yùn)行狀態(tài)表如下表 31 所示?？刂颇K的主要作用如下圖 所示 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 20 頁(yè) 共 29 頁(yè) 左轉(zhuǎn)彎控制信號(hào) 右轉(zhuǎn)彎控制信號(hào)主控選擇模塊左側(cè)燈選擇控制模塊 右側(cè)燈選擇控制模塊檢查模塊CH R剎車(chē)控制信號(hào) 檢查控制信號(hào)L圖 控制模塊作用圖控制模塊的主要代碼如下：beginif top_youyi=39。 thent=l3。 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 21 頁(yè) 共 29 頁(yè) u2: zuoyi port map（top_clk，top_zuoyi，l2）。圖 檢查模塊狀態(tài)循環(huán)圖檢查模塊的VHDL程序代碼如下：library ieee。） then 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 22 頁(yè) 共 29 頁(yè) q=000000。q（0）= not q（0）。LIGHT[5…0]是汽車(chē)尾燈顯示輸出信號(hào)，高電平有效，狀態(tài)圖如上表在高電平有效情況下進(jìn)入高電平（000000—111111）。architecture shift_1 of shache issignal q:std_logic_vector（5 downto 0）。039。圖 左轉(zhuǎn)模塊設(shè)計(jì)圖其中，ZY 是左轉(zhuǎn)彎數(shù)控制輸入信號(hào)，高電平有效。圖 右轉(zhuǎn)模塊狀態(tài)循環(huán)圖 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 25 頁(yè) 共 29 頁(yè) 4 汽車(chē)尾燈控制器的仿真 控制模塊的仿真將程序使用 Max Plus II 進(jìn)行運(yùn)行并仿真，得到控制模塊仿真圖像如 所示。 檢查模塊的仿真將程序使用 Max Plus II 進(jìn)行運(yùn)行并仿真，得到檢查模塊仿真圖像如 所示。尾燈顯示由暗到長(zhǎng)時(shí)間全亮直到控制信號(hào)變?yōu)榈碗娖绞亲儼怠? 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 27 頁(yè) 共 29 頁(yè) 右轉(zhuǎn)模塊的仿真將程序使用 Max Plus II 進(jìn)行運(yùn)行并仿真，得到右轉(zhuǎn)模塊仿真圖像如 所示。由此必需設(shè)計(jì)出五個(gè)大的模塊：一是控制模塊，此模塊是總的控制系統(tǒng)，將其它模塊的功能融合在一起，便于進(jìn)行集中的控制和操作；二是檢查模塊，此模塊是一個(gè)分模塊，主要功能是對(duì)在汽車(chē)尾燈整個(gè)工作的過(guò)程中，在任一狀態(tài)的任一時(shí)刻，檢查汽車(chē)自身是否處于正常狀態(tài)，各電路系統(tǒng)和車(chē)身安全是否良好。在本次設(shè)計(jì)中最大的收獲是在不斷地發(fā)現(xiàn)問(wèn)題，分析問(wèn)題，解決問(wèn)題的過(guò)程中培養(yǎng)了自己的科研能力，為今后的學(xué)習(xí)工作做了一個(gè)良好的鋪墊。039。q（1）= not q（1）。use 。 thenif （shche=39。light=q。 桂忱 汽車(chē)尾燈控制電路的 PLD 實(shí)現(xiàn) 第 32 頁(yè) 共 29 頁(yè) architecture behave of zuoyi istype states is （s0 ，s1，s2）。 next_state=s0。end if。