【正文】 位器；在計(jì)算機(jī)伺服系統(tǒng)及某些精密儀器設(shè)備中，常選用多圈電位器；在晶體管放大器的偏置電路中，可選用半可調(diào)型電位器。在采樣／保持電路以及電橋電路中作為橋臂使用的電容器，其絕緣電阻值的高低將直接影響測(cè)量精度。RJ 型、 RX 型電阻器以及 RT 型電阻器均具有較小的噪聲電動(dòng)勢(shì)。 電阻器的選擇 電阻器除阻值和功耗等參數(shù)以外，還應(yīng)從以下幾個(gè)方面進(jìn)行考慮： A. 掌握所設(shè)計(jì)電路對(duì)電阻器的特殊要求 ，即對(duì)高頻特性、過載能力、精度、溫度系數(shù)等方面的技術(shù)要求。眾所周知，電子元器件的種類繁多，而且不斷出現(xiàn)新產(chǎn)品，這就需要用戶經(jīng)常關(guān)心元器 件的新信息和新動(dòng)向，多查閱資料。 12 （ 2）擬定出各單元電路的要求后應(yīng)全面檢查一遍，確實(shí)無(wú)誤后方可按一定順序分別設(shè)計(jì)各單元電路。 選擇方案應(yīng)注意的幾個(gè)問題： （ 1）應(yīng)當(dāng)針對(duì)關(guān)系到電路全局的問題，開動(dòng)腦 筋，多提一些不同的方案，深入分析比較，有些關(guān)鍵部分，還要提出各種具體 10 電路，根據(jù)設(shè)計(jì)要求進(jìn)行分析比較，從而找出最優(yōu)方案。 一、模擬電子電路設(shè)計(jì) 電子電路設(shè)計(jì)一般包括擬訂性能指標(biāo)、電路的預(yù)設(shè)計(jì)、實(shí)驗(yàn)和修改設(shè)計(jì)等環(huán)節(jié)。 （ 4）總結(jié)報(bào)告。 （ 3）方案選擇與論證。此后是對(duì)方案中 的單元電路進(jìn)行選擇和設(shè)計(jì)計(jì)算，包括元器件的選用和電路參數(shù)的計(jì)算。 2. 通過查閱手冊(cè)和文獻(xiàn)資料，培養(yǎng)學(xué)生獨(dú)立分析和解決實(shí)際問題的能力。 1 第一章 概論 “電子技術(shù)課程設(shè)計(jì)”是電子技術(shù)課程的實(shí)踐性教學(xué)環(huán)節(jié)，是對(duì)學(xué)生學(xué)習(xí)電子技術(shù)的綜合性訓(xùn)練，這種訓(xùn)練是通過學(xué)生獨(dú)立進(jìn)行某一課題的設(shè)計(jì)、安裝和調(diào)試來(lái)完成的。 3. 進(jìn)一步熟悉常用電子器件的類型和 特性，并掌握合理選用的原則。最后畫出總體電路圖（原理圖和布線圖）。 （ 4）方案的原理框圖，總體電路圖、布線圖，以及它們的說(shuō)明；單元電路的設(shè)計(jì)方案與計(jì)算說(shuō)明；元器件選擇和電路參數(shù)計(jì)算的說(shuō)明等。 三、電子電路課程設(shè)計(jì)的一般方法與步驟 設(shè)計(jì)一個(gè)電子電路系統(tǒng)時(shí)，首先必須明確系統(tǒng)的設(shè)計(jì)任務(wù)，根據(jù)設(shè)計(jì)任務(wù)進(jìn)行方案選擇，然后對(duì)方案中的各部分進(jìn)行單元的設(shè)計(jì)、參數(shù)計(jì)算和器件選擇，最后將各部分連接在一起，畫出一個(gè)符合設(shè)計(jì)要求的完整的系統(tǒng)電路圖。 衡量設(shè)計(jì)的標(biāo)準(zhǔn)：工作穩(wěn)定可靠，能達(dá)到所要求的性能指標(biāo)，并留有適當(dāng)?shù)挠嗔浚浑娐泛?jiǎn)單、成本低、功耗低；所采用元器件的品種少、體積?。槐阌谏a(chǎn)、測(cè)試和維修等。 圖 21 電子電路設(shè)計(jì)一般步驟 （ 2）要考慮方案的可行性、性能、可靠性、成本、功耗和體積等實(shí)際問題。 （ 3）選擇單元電路的結(jié)構(gòu)形式。 集成電路的選擇 集成電路的廣泛應(yīng)用，不僅減少了電子設(shè)備的體積和成本，提高了可靠性，使安裝調(diào)試和維修變得比較簡(jiǎn)單，而且大大簡(jiǎn)化電子電路的設(shè)計(jì)。 B. 優(yōu)先選用通用型的電阻器，因?yàn)榇祟愲娮杵鲀r(jià)格低、貨源足。 F． 所選用電阻器的額定功率必須大于實(shí)際承受功率的兩倍。電容器的損耗有時(shí) 也直接影響到電路的性能，在振蕩電路中、中頻回路和濾波器等電路中，要求 tanδ盡可能小，以提高電路的品質(zhì)因數(shù) Q。 B． 選擇電位器的阻值變化規(guī)律。 分立元器件的選擇 分立元器件包括二極管、三極管、場(chǎng)效應(yīng)管和晶閘管等，選擇器件的種類不同，注意事項(xiàng)也不同。例如，如果實(shí)際電路中的三極管的 VCE 的最大值為 20V，挑選三極管時(shí)應(yīng)按 V（ BR） CEO≥ 30V 考慮。 （ 1）畫總電路圖的一般方法 畫總電路圖應(yīng)注意信號(hào)的流向，通常從輸入端或信號(hào)源畫起，由左到右或由上到下按信號(hào)的流向的主通道依次畫出單元電 21 路。電路圖的安排要緊湊、協(xié)調(diào)，疏密恰當(dāng) ，避免出現(xiàn)有的地方畫的很密，有的地方卻空出一大塊。 （ 2）審圖 因?yàn)樵谠O(shè)計(jì)過程中有些問題難免考慮不周，所以在畫出總電路圖之后，要進(jìn)行全面審查，審圖時(shí)應(yīng)注意以下幾點(diǎn)： 先從全局出發(fā)，檢查總體方案是否合適，有無(wú)問題，再檢查各單元電路的原理是否正確，電路形式是否合適； 檢查各單元電路之間的配合有無(wú)問題； 檢查電路圖中有無(wú)煩瑣之處，是否可以簡(jiǎn)化； 要特別注意電路圖中各元器件是否工作在額定值范圍內(nèi)，以免實(shí)驗(yàn)時(shí)損壞； 解決所發(fā)現(xiàn)的全部問題后，若改動(dòng)較多，應(yīng)當(dāng)復(fù)查一遍。 24 組裝分立元件時(shí)應(yīng)使標(biāo)志朝上或朝向易于觀察的方向，以便于查找和更換。因此，調(diào)試必須按一定的方法和步驟進(jìn)行。如果出現(xiàn)異常，應(yīng)立即切斷電源，待故障排除后方可重新通電。下面介紹分塊調(diào)試。 E． 整機(jī)聯(lián)調(diào) 對(duì)于復(fù)雜的電子電路系統(tǒng)，在分塊調(diào)試的過程中，由于是逐步擴(kuò)大調(diào)試范圍，故實(shí)際上已完成了某些局部聯(lián)調(diào)工作。 D． 調(diào)試過程中，不但要認(rèn)真觀察和檢測(cè)，還要認(rèn)真記錄，包括記錄觀察的現(xiàn)象，測(cè)量的數(shù)據(jù)、波形及相位關(guān)系，必要時(shí)在記錄中應(yīng)附加說(shuō)明，尤其是那些和設(shè)計(jì)不符合的現(xiàn)象更是記錄的重點(diǎn)。 假如是原來(lái)正常運(yùn)行的電子電路，使用一段時(shí)間出現(xiàn)故障，其原因可能是元器件損壞，或連線發(fā)生短路，也可能是使用條件的變化影響電子設(shè)備的正常運(yùn)行。查找模塊內(nèi)部故障的步驟如下： A． 檢查用于測(cè)量的儀器是否使用得當(dāng)。如果懷疑某個(gè)元器件損壞，必須對(duì)它進(jìn)行單獨(dú)測(cè)試，并對(duì)已損壞的元器件進(jìn)行更換。如斷開負(fù)載電路仍不能正常工作，則要檢查輸入信號(hào)波形是否符合要求。 （ 6）繪出總體電路圖及必要的波形圖 ，并說(shuō)明電路的工作原理。因此，干擾與抗干擾成為電子電路設(shè)計(jì)中的一個(gè)非常重要的內(nèi)容。 抗干擾技術(shù)主要是從干擾進(jìn)入電子系統(tǒng)的通路上來(lái)采取抑制措施。 為了防止這些從交流電源線引入的干擾，常見的抗干擾措施有： A． 采用交流穩(wěn)壓器。因此，在初、次級(jí)線圈之間加一個(gè)金屬屏蔽層，并將屏蔽層接地，可有效地減小分布電容值，從而有效地抑制高頻干擾信號(hào)通過電源變壓器進(jìn)入初級(jí)線圈，這是最常見的抗電源干擾的措施。 地線干擾及抗干擾措施 地線干擾是存在于電子系統(tǒng)內(nèi)的干擾。 B． 信號(hào)間的干擾。因?yàn)榭臻g電磁場(chǎng)在每個(gè)絞環(huán)內(nèi)產(chǎn)生的感應(yīng)電動(dòng)勢(shì)是相同的，但對(duì)每一條線來(lái)說(shuō)，感應(yīng)電動(dòng)勢(shì)可互相抵消，因此，不會(huì)對(duì)傳輸?shù)男盘?hào)產(chǎn)生影響。 光電耦合器分為傳送模擬信號(hào)和傳送數(shù)字信號(hào)兩種類型。分析組合邏輯電路，就是通過分析確定電 43 路的邏輯功能，再根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單邏輯電路，這即是設(shè)計(jì)組合電路時(shí)要完成的工作。以二值邏輯的 0、 1分別代表輸入變量和輸出變 量的兩種不同狀態(tài)，這里的 0 和 1的具體含義完全由設(shè)計(jì)者 44 人為選定，這項(xiàng)工作也叫做邏輯狀態(tài)賦值。 B． 在使用中規(guī)模集成常用組合邏輯電路實(shí)現(xiàn)電路時(shí)，需要把函 45 數(shù)式變換為適當(dāng)?shù)男问?，以便能用最少的器件和最?jiǎn)單的連線接成所要求的邏輯電路。因?yàn)槊?46 一種中規(guī)模集成電路的組合邏輯電路都有確定的邏輯功能，并可以寫成邏輯函數(shù)式的形式，所以，為了使用這些器件構(gòu)成所需要的邏輯電路，必須把要產(chǎn)生的邏輯函數(shù)變換成與所用器件的邏輯函數(shù)式類似的形式。 當(dāng)選用小規(guī)模集成電路做設(shè)計(jì)時(shí)，電路最簡(jiǎn)的標(biāo)準(zhǔn)是所用門電路的數(shù)目最少，而且門電路的輸入端數(shù)目也最少。 （ 3）狀態(tài)分配 狀態(tài)分配又稱為狀態(tài)編碼，時(shí)序邏輯電路的狀態(tài)是用觸發(fā)器狀態(tài)的不同組合來(lái) 表示的。電子電路的安裝技術(shù)與工藝在電子工程技術(shù)中占有十分重要的位置，不可輕視。 整體結(jié)構(gòu)布局沒有固定的模式，只有一些應(yīng)遵循的原則： （ 1）注意電子裝置的重心平衡與穩(wěn)定。 容易接受干擾的 52 元器 件（如高放大倍數(shù)的放大器的第一級(jí)）應(yīng)盡可能遠(yuǎn)離干擾源（如變壓器、高頻振蕩器、繼電器、接觸器等）。 此外，與指示和顯示有關(guān)的電路板最好是安裝在面板附近。 2. 電路板結(jié)構(gòu)布局 在一塊板上按電路圖把元器件組裝 成電路，其組裝方式通常有兩種：插接方式和焊接方式。 （ 2）安排其他電路元器件（如電阻、電容、二極管）的位置。換言之，各級(jí)的地是割裂的，不直接相連，然后再分別接到公共地線上。 在這種接地方式中，各級(jí)地線可就近相連，接地比較簡(jiǎn)單，但因存在地線電阻（如圖中虛線所示），各級(jí)電流通過相應(yīng)的地線電阻產(chǎn)生干擾電壓，影響各級(jí)的工作。 圖 32 面包板正面結(jié)構(gòu)圖 58 （ a） 兩側(cè)各一條插孔 （ b） 兩側(cè)各二條插孔 圖 32（ a）畫出的面包板的結(jié)構(gòu)為：板中間有一條無(wú)孔的槽，槽的兩邊各有 65 5 個(gè)插孔，縱向每邊 5 個(gè)孔為一組（ ABCDE 或FGHIJ），且 5 個(gè)孔中的金屬簧片是連通的，因此槽的兩邊有 65 組插孔。 圖 32（ b）所示的面包板和圖 32（ a）的不同之處在于最 外邊的插孔。 對(duì)多次用過的集成塊的引腳，必須修理整齊，引腳不能彎曲，所有的引腳應(yīng)稍向外偏，以使引腳與插孔接觸良好。 連線要求貼緊面包板，不要留空隙。這種方式不太適合在實(shí)驗(yàn)教學(xué)中應(yīng)用，因此，這里暫不予以介紹。其余引腳號(hào)的識(shí)別為：正視集成塊引腳頂視圖上的型號(hào)，標(biāo)記（缺口或小圓點(diǎn)）的下方引腳為第一引腳，依次逆時(shí)針計(jì)數(shù)，從而得知各引腳號(hào)。 3. 雙極型晶體管與場(chǎng)效應(yīng)管 65 （ 1）雙極型晶體管 這里僅介紹使用最多的小功率晶體管的引腳識(shí)別。 用數(shù)字萬(wàn)用表測(cè)量時(shí)，可直接得到三 極管的電流放大系數(shù)（β值）。常見的無(wú)極性電容器按其介質(zhì)的不同，有紙介電容器、油浸紙介電容器、金屬化紙介電 容器、有機(jī)薄膜電容器、云母電容器和陶瓷電容器等。 電阻器的阻值和誤差，一般用數(shù)字標(biāo)印于電阻器上。一般將其放在金屬容器中，或用金屬箔將集成塊包起來(lái)，并利用金屬 圖 36 CMOS 電路的 箔把各引腳短接起來(lái)。開啟時(shí)，應(yīng)先接通 CMOS 電路電源，后接通信號(hào)源電源。 必須指出，一個(gè)芯片中，可能有幾個(gè)相同功能的 CMOS電路，可能只有某些被使用，而另一些未被使用。 2. TTL 集成電路的輸入端處理 TTL 集成電路的各輸入端不能直接與高于 + 和低于 的低內(nèi)阻電源連接，因?yàn)榈蛢?nèi)阻電源能提供較大電流，會(huì)由于過熱而燒壞器件。例如，與門、與非門的多余輸入端可直接接到 VCC 上；也可將不同的輸入端通過一個(gè)公共電阻（幾 KΩ）接到 VCC上；或?qū)⒍嘤嗟妮斎攵撕褪褂枚瞬⒔印? 2. 振蕩頻率的實(shí)際值與按上述函數(shù)關(guān)系求出的理論值之誤差 79 不超過177。 圖中的 A1 和 A2可用集成雙運(yùn)放。將 R3＝ R4代入上式，得 V_ =V ＋ = 21 VC （ 11） 運(yùn)放 A2 與 R R7 構(gòu)成滯回比較器。 3. 三種波形幅值已在圖中標(biāo)出，要求誤差不超過177。為使電路功耗最低，可將不使用的與非門和或非門等器件的所有輸入端接地，也可將它們的輸出端接到不使用的與門輸入端上。如果將集電極開路的門電路輸出端并聯(lián)使用而使電路具有 “線與”功能時(shí)，應(yīng)在其公共輸出端加一個(gè)預(yù)先計(jì)算好的上拉負(fù)載電阻到 VCC端。 72 7. CMOS 集成電路輸入端的處理 （ 1） 當(dāng) CMOS電路輸入端接有 大電容或連接長(zhǎng)線時(shí)，必須在輸入端串接一個(gè) 10～ 20KΩ的電阻，然后再接大電容或長(zhǎng)線。不允許在 CMOS 電路還沒接通電源的 71 情況下，有輸入信號(hào)輸入。也可以利用電烙鐵斷電后的余熱快速焊接，禁止在電路通電情況下焊接。色標(biāo)通常有四個(gè)色環(huán)（或三個(gè)色點(diǎn)），位置靠近電阻器的一端，從端點(diǎn)向中間順序依次為第 1～ 4 色環(huán)，第一色環(huán)表示電阻器阻值有效數(shù)字的高位，第二色環(huán)表示阻值有效數(shù)字的低位，第三色環(huán)表示乘數(shù)（ 10 n），第四色環(huán)表示電阻值的偏差范圍。電容器的容量一般標(biāo)在電容器上面，通常不需要測(cè)量具體數(shù)值。 （ 2）場(chǎng)效應(yīng)管 場(chǎng)效應(yīng)管一般采用金屬管帽封裝，其管腳底視圖與金屬管殼的晶體管相似 [如圖 35（ a） ]，但管腳功能不同，由定位銷算起，按順時(shí)針方向，管腳依次為漏極 D、源極 S 和柵極 G，若有第四個(gè)管腳，則為外殼引線。圖 35（ a）為金屬外殼管子的管腳底視圖（即管腳朝上，帽頂朝下，面對(duì)管底觀察到的圖）。上述引腳號(hào)識(shí)別方法國(guó)內(nèi)外器件均相同。應(yīng)學(xué)會(huì)準(zhǔn)確地識(shí)別各種元器件的引腳，以免出錯(cuò)而造成人為故障或事故。一個(gè)插孔只準(zhǔn)插一根線。為了防止裸露的導(dǎo)線及引腳短路，必須套上套管。因此，前者每 59 一條插孔作公共信號(hào)線、地線和電源線時(shí)，提供的孔比較多，使用起來(lái)比較方便。雙列直插式集成塊安裝在無(wú)孔的槽上，其引腳插于槽兩邊的插孔中，如圖 33 所示。 （ 5）電路板的布局還應(yīng)注意美觀和檢修方便。 數(shù)字電路與模擬電路不允許共用一條地線。即各級(jí)元器件圍繞各級(jí)的集成塊或晶體管布置。 不論是哪一種組裝方式，首先必須考慮元器件在電路板上的結(jié)構(gòu)布局問題。 強(qiáng)電流線與弱電流線應(yīng)分開走，輸入級(jí)的輸入線應(yīng)與輸出級(jí)的輸出線分開走。此外，輸入級(jí)也應(yīng)盡可能遠(yuǎn)離輸出級(jí)。還應(yīng)注意裝置前后、左右的重量平衡。 一、電子電路安裝布局的原則 按總體電路圖準(zhǔn) 備好所需要的元器件后，如何把這些元器件按電路圖組裝起來(lái)，電路各部分應(yīng)放在什么位置，是用一塊電路板組裝，還是用多塊電路板組裝，一塊板上電路元件又如何布置等等，都屬于電路安裝和布局問題。其次，要給每個(gè)電路狀態(tài)規(guī)定對(duì)應(yīng)的觸發(fā)器狀態(tài)組合，每組觸發(fā)器的狀態(tài)組合都是一組二值代碼，因此又將這項(xiàng) 49 工作稱為狀態(tài)編碼。設(shè)計(jì)