pcb電源供電系統(tǒng)的分析與設計(完整版)
【正文】 Chess結(jié)構(gòu)會產(chǎn)生很多高阻性的微小金屬區(qū)域。在頻率較低，信號波長遠遠大于平板尺寸時，電源板層與地板的確構(gòu)成了一個電容。在交流分析中，PCB的電源地阻抗諧振是個特有的現(xiàn)象。到了幾百兆的頻率范圍后，幾個諧振峰的出現(xiàn)顯示了平板的諧振特性，這時平板就不再是純感性的了。 從圖中可見，例子a藍線，在集成電路芯片的位置處觀測到的電源供電系統(tǒng)的輸入阻抗在低頻時呈現(xiàn)出容性。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實現(xiàn)較低的并且是平滑的交流阻抗響應。頻率再高，每個分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統(tǒng)的輸入阻抗的。 芯片內(nèi)的去耦是很有效的，但代價卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。 Manufacturing Magazine, . [4]Om, , Jin Zhao, Comparative Study on Effectiveness of OnChip, OnPackage and PCB Decoupling for Core Noise Reduction by Using Broadband Power Delivery Network Models, 55th Electronic Components amp。但通常，PCB的設計師無法獲得芯片和封裝結(jié)構(gòu)的設計數(shù)據(jù)以及相應的仿真軟件包。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。 圖5：針對不同結(jié)構(gòu)仿真計算得到的輸入阻抗。此頻率的波長正對應了電源地平板的尺寸。 為了降低電源供電系統(tǒng)的阻抗，應遵循以下一些設計準則： 1. 降低電源和地板層之間的間距； 2. 增大平板的尺寸； 3. 提高填充介質(zhì)的介電常數(shù)； 4. 采用多對電源和地板層。為了比較，圖中還畫了一個純電容和一個純電感的阻抗特性。更確切地說，一對平板構(gòu)成了一個平板傳輸線系統(tǒng)。因此一個好的直流IR壓降仿真模擬是估計電源供電系統(tǒng)允許壓降范圍的關(guān)鍵。以下幾節(jié)將忽略信號系統(tǒng)，而單純注重電源供電系統(tǒng)的分析。Z是在器件處觀測到的整個電源供電系統(tǒng)電源與地之間的輸入阻抗。 對于一些高性能的芯片，無論內(nèi)核或是IO的電源供電都集成了很多去耦單元。對這個觀測量的確定在直流分析中則演變成為IR壓降的計算。 PCB電源供電系統(tǒng)的分析與設計陳宇哲
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1