【正文】 、定時(shí)控制電路、紅綠燈信號(hào)譯碼電路。但為了配合高峰時(shí)段，防止交通擁擠，有時(shí)也必須使用手動(dòng)可能工資，即讓交警能夠順利的指揮交通。 clk:in std_logic。CONSTANT two_Hz_val:positive:=19532。039。 ena_s=39。 then ena_one=39。) then if ena_s=39。039。系統(tǒng)時(shí)序發(fā)生電路clk_gen的仿真輸出波形 圖31 系統(tǒng)時(shí)序發(fā)生電路CLK_GEN 紅綠燈計(jì)數(shù)時(shí)間選擇模塊當(dāng)過(guò)馬路的時(shí)候，綠燈的一方又是會(huì)附加一個(gè)顯示器告訴行人，目前還剩下幾秒信號(hào)燈將變成紅燈。 sign_state:in std_logic_vector(1 downto 0)。139。139。 END PROCESS。ENTITY count_down IS Port(reset,clk,ena_1Hz,recount:in std_logic。)then t_ff=00000000。139。when 3=seg7(15 downto 0)=0011111101001111。when 11=seg7(15 downto 0)=0000011000000110。when 19=seg7(15 downto 0)=0000011001101111。when 27=seg7(15 downto 0)=0101101100000111。when 35=seg7(15 downto 0)=0100111101101101。 end process。因此，traffic_fsm電路除了負(fù)責(zé)監(jiān)控路口紅綠燈之外，最主要的功能就是能夠利用開關(guān)來(lái)切手動(dòng)與自動(dòng)的模式，讓交警能夠通過(guò)外部輸入的方式來(lái)控制紅綠燈信號(hào)系統(tǒng)的運(yùn)作。ENTITY traffic_CON IS Port(reset,clk,ena_scan,ena_1Hz,flash_1Hz,a_m,st_butt,next_state:in std_logic。signal state:Sreg0_type。) then rebn_ff:=111111。) thenif(rebn_ff=3)thenrebn_ff:=rebn_ff1。039。sign_state=00。 and ena_1Hz=39。elserecount=39。)thenif(st_transfer=39。sign_state=01。139。 end if。139。when g0r1=if(a_m=39。state=y0r1。 and ena_scan=39。139。139。039。039。end if。end if。程序包含兩個(gè)進(jìn)程debounce、con。 VHDL源代碼：LIBRARY IEEE。 recount:out std_logic。 clk:in std_logic。 recount:in std_logic。 load:in std_logic_vector(7 downto 0)。 flash_1Hz:in std_logic。 yellow:out std_logic_vector(1 downto 0))。signal load:std_logic_vector(7 downto 0)。CLK：由外界信號(hào)發(fā)生器提供1Hz的時(shí)鐘脈沖信號(hào)。S[15..0]：負(fù)責(zé)將十位的計(jì)數(shù)數(shù)值轉(zhuǎn)換成BCD碼，并利用七段顯示器顯示。數(shù)碼管右邊兩位顯示倒計(jì)時(shí)，仿真結(jié)果如圖43。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固，最后在老師的辛勤的指導(dǎo)下，終于游逆而解，有點(diǎn)小小的成就感，終于覺(jué)得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，達(dá)到了理論與實(shí)際相結(jié)合的目的。通過(guò)這次設(shè)計(jì)，進(jìn)一步加深了對(duì)EDA的了解，讓我對(duì)它有了更加濃厚的興趣。4. 系統(tǒng)硬件仿真仿真通過(guò)后，針對(duì)EP1K30QC2083 FPGA芯片進(jìn)行管腳配置，將模塊化代碼下載到FPGA中，在KFF1型 CPLD/FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)驗(yàn)證程序的正確性。K1：手動(dòng)、自動(dòng)切換鈕（1：自動(dòng)，0：手動(dòng)）。 u2:traffic_muxport map(RE,clk,ena_scan_1,recount_1,sign_state_1,load)。signal ena_scan_1:std_logic。 st_butt:in std_logic。 next_state:out std_logic)。 load:out std_logic_vector(7 downto 0))。 ena_1Hz:out std_logic。 R:out std_logic_vector(1 downto 0)。USE 。假如是由于電路效應(yīng)引起開關(guān)誤動(dòng)作，開關(guān)抖動(dòng)的速度是非?？斓模s小于1ms），故電路不會(huì)有誤動(dòng)作的產(chǎn)生，也就達(dá)到了這個(gè)抖動(dòng)消除的目的。light=010010 when(state=r0g1) else011000 when(state=r0y1) else100001 when(state=g0r1) else100100 when(state=y0r1) else010010 when(state=r0g1) else110000 。when others= state=r0g1。139。 end if。139。sign_state=11。)thenif(st_transfer=39。elserecount=39。 and ena_1Hz=39。elserecount=39。039。139。end if。)thenrecount=39。state=r0g1。)thenif(next_state=39。139。end if。039。039。signal light:std_logic_vector(5 downto 0)。 sign_state:out std_logic_vector(1 downto 0)。設(shè)南北路口紅黃綠3色燈為r0、y0、g0，東西路口的紅黃綠3色燈為ryg1，自動(dòng)操作模式和手動(dòng)操作模式信號(hào)燈顯示的真值表如表3表33所示。139。when 37=seg7(15 downto 0)=0100111100000111。when 29=seg7(15 downto 0)=0101101101101111。when 21=seg7(15 downto 0)=0101101100000110。when 13=seg7(15 downto 0)=0000011001001111。when 5=seg7(15 downto 0)=0011111101101101。 else t_ff=t_ff1。 elsif(clk39。 seg7:out std_logic_vector(15 downto 0)。計(jì)數(shù)時(shí)間選擇模塊traffic_mux的仿真輸出波形 該電路的核心部分是可置數(shù)的減法計(jì)數(shù)器電路和七段譯碼輸出顯示電路。