【正文】 當(dāng) 數(shù) 字 信 號(hào)的 振 幅 為 正 時(shí) ， 載 波 起 始 相 位 取 0； 當(dāng) 數(shù) 字 信 號(hào) 的 振 幅 為 負(fù) 時(shí) ,載 波 起 始 相 位取 180176。 如 在 二 進(jìn) 制 中 ,發(fā) 0 時(shí) 不 發(fā) 送 載 波 ,發(fā) 1 時(shí) 發(fā) 送 載 波 。 在 同 步 通 信 中 可 用 平 衡 調(diào) 制 器 實(shí) 現(xiàn) 抑 制 載 波 的 雙邊 帶 調(diào) 制 (DSBSC)。 在 調(diào) 頻 時(shí) 相 角 也有 相 應(yīng) 的 變 化 ， 但 這 種 相 角 變 化 并 不 與 調(diào) 制 信 號(hào) 成 比 例 。② 調(diào) 頻 (FM)： 用 調(diào) 制 信 號(hào) 控 制 載 波 的 振 蕩 頻 率 ， 使 載 波 的 頻 率 隨 著 調(diào) 制 信 號(hào) 變化 。 狹 義 的 線 性 調(diào) 制 有 調(diào) 幅 (AM)、 抑 制 載 波 的 雙 邊 帶 調(diào) 制 (DSBSC)和 單邊 帶 調(diào) 制 (SSB)。 調(diào) 制 方 式 按 照 調(diào) 制 信 號(hào) 的 性 質(zhì) 分 為 模 擬 調(diào) 制 和 數(shù) 字 調(diào) 制 兩 類 ； 按 照 載 波 的形 式 分 為 連 續(xù) 波 調(diào) 制 和 脈 沖 調(diào) 制 兩 類 。 解 調(diào) 是調(diào) 制 的 反 變 換 ， 是 從 已 調(diào) 波 中 提 取 調(diào) 制 信 號(hào) 的 過(guò) 程 。 幅度調(diào)制的背景167。s studying interest and the prehensive advancement for allaround development, the innovation education.After the debugging of the software, all kinds of profile can realize according to the request. Because of the short time and some other reasons, this design is only the principle, we still have many work need to do in order to achieve the practical use. In other words, Because of shortage experience, there is many deficiencies in the design, It also needs some further improve.KEY WORDS：DSP Builder, FPGA, D / A Converter, Signal Generator, AM目錄前 言無(wú)線電技術(shù)進(jìn)行信息傳輸在現(xiàn)代電子應(yīng)用中占有及其重要的地位，無(wú)線電通信、電視、雷達(dá)、遙控遙測(cè)等，都是利用無(wú)線電技術(shù)傳輸各種不同信息的方式，在這些信息的傳遞過(guò)程中，都要用到調(diào)制技術(shù)，所謂調(diào)制是在傳送信號(hào)的以方將所要傳送的信號(hào)“附加”在高頻振蕩器上，再由發(fā)送裝置進(jìn)行傳送。為實(shí)現(xiàn)基于 DDS 的數(shù)字調(diào)制波，提出以調(diào)整指數(shù)控制字與頻率控制字，通過(guò)查表得到所需數(shù)字序列的思想與方法，MATLAB 仿真與樣機(jī)實(shí)驗(yàn)表明該方法是行之有效的。依據(jù)時(shí)域和頻域卷積定理對(duì)信號(hào)調(diào)制與解調(diào)過(guò)程進(jìn)行了分析，并用MATLAB 軟件的快捷、方便、準(zhǔn)確的特點(diǎn)對(duì)其過(guò)程進(jìn)行仿真，得到了比較滿意的結(jié)果。本文介紹利用直接數(shù)字合成器 DDS，采用 Altera 公司的 DSP 開(kāi)發(fā)工具 DSP Builder 對(duì) AM 調(diào)試信號(hào)、FM 調(diào)制信號(hào)進(jìn)行建模設(shè)計(jì)，算法仿真正確后，用 SignalCompiler 工具將此模型轉(zhuǎn)換成 VHDL 語(yǔ)言源程序，經(jīng)過(guò)分析轉(zhuǎn)換后的 VHDL 程序并將其轉(zhuǎn)換為ATOM list，最后編譯 ATOM list,至此建模完成，并用 ModelSim 基本單內(nèi)核的 VHDL 混合仿真器進(jìn)行 RTL 級(jí)功能仿真；及用 QuartusII 進(jìn)行門(mén)級(jí)時(shí)序仿真，仿真結(jié)果均表明設(shè)計(jì)的正確性，在設(shè)計(jì)中選用 Altera 公司含有大量的邏輯資源現(xiàn)場(chǎng)可編程門(mén)陣列 Cyclone 系列器件 EP1C6Q240C8，實(shí)現(xiàn)了調(diào)制調(diào)頻信號(hào)。 調(diào) 制 技 術(shù)把 基 帶 信 號(hào) 變 換 成 傳 輸 信 號(hào) 的 技 術(shù) 。 在 無(wú) 線 電 通 信 中 常 采 用 雙重 調(diào) 制 。 模 擬 調(diào) 制 有 調(diào) 幅 (AM)、 調(diào) 頻 (FM)和 調(diào)相 (PM)。167。 已 調(diào) 波 稱 為 調(diào) 頻 波 。 在 調(diào) 相 時(shí) 頻 率 也 有 相應(yīng) 的 變 化 ， 但 這 種 頻 率 變 化 并 不 與 調(diào) 制 信 號(hào) 成 比 例 。 在 數(shù) 字 通 信 中 為 了 提 高 頻 帶 利 用 率 而 采 用 殘 留 邊 帶 調(diào) 制(VSB),即 傳 輸 一 個(gè) 邊 帶 （ 在 鄰 近 載 波 的 部 分 也 受 到 一 些 衰 減 ） 和 另 一 個(gè) 邊 帶 的殘 留 部 分 。 有 時(shí) 也 把 代 表 多 個(gè) 符 號(hào) 的 多 電 平 振 幅 調(diào)制 稱 為 振 幅 鍵 控 。 有 時(shí) 也 把 代 表 兩 個(gè) 以 上 符 號(hào) 的 多 相 制 相 位 調(diào) 制 稱 為 移 相 鍵 控 。躍 變 ，就 表 示 傳 輸 1。 脈 沖 調(diào) 制 可 分 為 模 擬 式 和 數(shù) 字 式 兩 類 。 脈 幅 調(diào) 制 是 夫 在 20 世 紀(jì) 30 年 代 發(fā) 明 的 ， 在 第 二 次 世 界 大 戰(zhàn) 中 期已 付 之 實(shí) 用 。 脈 位 調(diào) 制 在 第 二次 世 界 大 戰(zhàn) 中 期 已 付 之 實(shí) 用 。 即 先對(duì) 信 號(hào) 進(jìn) 行 采 樣 ， 并 對(duì) 采 樣 值 進(jìn) 行 量 化 （ 整 量 化 ） ， 再 對(duì) 經(jīng) 過(guò) 采 樣 和 量 化 后 的信 號(hào) 幅 度 進(jìn) 行 編 碼 ， 因 此 脈 碼 調(diào) 制 的 本 質(zhì) 不 是 調(diào) 制 ， 而 是 數(shù) 字 編 碼 ， 所 以 能 充分 保 證 傳 輸 質(zhì) 量 。 一 般 來(lái) 說(shuō) ， 信 號(hào) 源 的 信 息 （ 也 稱 為 信 源 ） 含 有 直 流 分 量 和 頻 率 較 低 的 頻 率分 量 ， 稱 為 基 帶 信 號(hào) 。 因 為 相 位 的 變 化 率 就 是 頻 率 ， 所以 調(diào) 相 波 和 調(diào) 頻 波 是 密 切 相 關(guān) 的 ；（ 二 ） 數(shù) 字 調(diào) 制 ： 用 數(shù) 字 信 號(hào) 對(duì) 正 弦 或 余 弦 高 頻 振 蕩 進(jìn) 行 調(diào) 制主 要 有 ： 幅 鍵 控 ASK。因 此 系 統(tǒng) 中 必 須 采 用 數(shù) 字 調(diào) 制 技 術(shù) ， 然 而 一 般 的 數(shù) 字 調(diào) 制 技 術(shù) ， 如ASK、 PSK 和 FSK 因 傳 輸 效 率 低 而 無(wú) 法 滿 足 移 動(dòng) 通 信 的 要 求 ， 為 此 ， 需 要 專 門(mén)研 究 一 些 抗 干 擾 性 強(qiáng) 、 誤 碼 性 能 好 、 頻 譜 利 用 率 高 的 數(shù) 字 調(diào) 制 技 術(shù) ， 盡 可 能 地提 高 單 位 頻 譜 內(nèi) 傳 輸 數(shù) 據(jù) 的 比 特 率 ， 以 適 用 于 移 動(dòng) 通 信 窄 帶 數(shù) 據(jù) 傳 輸 的 要 求 。DSP Builder 是美國(guó) Altera 公司推出的一個(gè)面向 DSP 開(kāi)發(fā)的系統(tǒng)級(jí)工具，他作為 Matlab 的一個(gè) Simulink 工具箱，使得用 FPGA 設(shè)計(jì) DSP 系統(tǒng)完全通過(guò)Simulink 的圖形化界面進(jìn)行建模、系統(tǒng)級(jí)仿真，設(shè)計(jì)模型可直接向 VHDL 硬件描述語(yǔ)言轉(zhuǎn)換，并自動(dòng)調(diào)用 QuartusⅡ等 EDA 設(shè)計(jì)軟件，完成綜合、網(wǎng)表生成以及器件適配乃至 FPGA 的配置下載，使得系統(tǒng)描述與硬件實(shí)現(xiàn)有機(jī)的融合為一體，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動(dòng)化開(kāi)發(fā)的特點(diǎn)與優(yōu)勢(shì)。參考時(shí)鐘一般為高穩(wěn)定度的晶體振蕩器，其輸出用于同步 DDS 各組成部分的工作。用 FPGA 實(shí)現(xiàn) DDS 較專用 DDS 芯片更為靈活，只要改變 FPGA 中 ROM 內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS 就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。圖 中f r為全局時(shí) 鐘頻率,首先 以 載 波 頻 率 控 制 字 Kc經(jīng)過(guò) 第 一 級(jí) 波形 查 找 表, 產(chǎn) 生 載 波 信 號(hào) 序 列 Uc,同樣以調(diào) 制頻 率 控 制 字K Ω 經(jīng) 過(guò) 第 二 級(jí) 波 形 查找 表,產(chǎn)生調(diào) 制 信 號(hào) 序 列U Ω ,輸 出 數(shù) 模 轉(zhuǎn) 換 的 信 號(hào) 序 列U 0必是 Uc、 UΩ 載 波 幅度 控 制 字A c和 調(diào) 制 指 數(shù) 控制字A Ω 的函數(shù)運(yùn)算 結(jié)果。圖 2 　MA TLAB 仿真圖167。 FPGA 軟件設(shè)計(jì)思想167。 軟件設(shè)計(jì)原理總圖以下圖 42 是 FPGA 部分軟件總原理框圖LocationPIN_222OptionValueVCCrsr INPUTLocationPIN_29OptionValueVCCm12 INPUTLocationPIN_21LocationPIN_41LocationPIN_128LocationPIN_132LocationPIN_133LocationPIN_134LocationPIN_135LocationPIN_136OptionValuedout[7..0]OUTPUTrstdin[7..0]r_readybo1[1..0]px3[8..0]pd1[2..0]fd2[6..0]changeinstrstn[8..0]clkdout[11..0]dizhiinst1address[11..0]clock q[7..0]fangboinst2clkn[2..0] dclkpinxuaninst5clkrx sig1q[7..0]rxd3inst6address[11..0]clock q[7..0]sanjiaoinst7sanjiao[7..0]zhengxuan[7..0]fabo[7..0]n[1..0]dout[7..0]xuan3_1inst8address[11..0]clock q[7..0]zhengxuaninst10GNDCycloneinclk0 frequency: MHzOperation Mode: NormalClk RatioPh (dg)DC (%)c0 12/25 inclk0 c0pll5_2inst3clk40 clk8fenpin160inst11din[7..0]clkfuzhi[6..0]dout[7..0]fuzhiinst13clk40 clk8fenpin3inst9L1[1..0]L2[11..0]L3[6..0]L1[1..0]L3[6..0]L2[11..0]圖 26 FPGA 設(shè)計(jì)原理框圖167。所以它的輸出必須接有實(shí)現(xiàn)從電流到電壓的轉(zhuǎn)換的運(yùn)放電路。分辨率為 8 位；CS 輸入寄存器選擇信號(hào)，低電平有效。設(shè)計(jì)中用到的 LM324 是一種比較常見(jiàn)的集成運(yùn)算放大器，它的兩個(gè)輸入端分別為同向輸入端和反向輸入端，這里的同向與反向是指運(yùn)放的輸入電壓與輸出電壓之間的相位關(guān)系，其內(nèi)部邏輯及外觀如圖 2－6 所示：1 234+ +++OUTPUT1INPUT11 2 3 4 5 6 789101121314INPUT1+ INPUT2INPUT2+INPUT3INPUT3+INPUT4INPUT4+OUTPUT2OUTPUT3OUTPUT4 GNDV+圖 24 LM324在設(shè)計(jì)中我們僅僅用到了 1 個(gè)運(yùn)算放大器，從單片機(jī)產(chǎn)生的數(shù)字信號(hào)通過(guò)D/A 轉(zhuǎn)換電路得到的模擬信號(hào)傳輸給 LM324，經(jīng)放大后從 1 口輸出。另一個(gè)則通過(guò)電阻直接與數(shù)碼管連接輸送顯示的數(shù)字，口控制 CLOCK 脈沖信號(hào)。當(dāng)二極管導(dǎo)通時(shí)相應(yīng)的一個(gè)點(diǎn)或一個(gè)筆劃發(fā)光，這樣就能顯示各種字符，常用的七段 LED 顯示器的結(jié)構(gòu)如圖 28 所示。動(dòng)態(tài)顯示器因其硬件成本較低，而得到廣泛的應(yīng)用。 系統(tǒng)組成及實(shí)現(xiàn)功能167。（3）了解 simulink 庫(kù)管理器。在設(shè)計(jì)中采用DDS技術(shù)產(chǎn)生不同頻率的正弦波。 幅度調(diào)制信號(hào)的設(shè)計(jì)AM的調(diào)制原理是將要傳送的信息裝載到某一高頻(載波)信號(hào)上的過(guò)程，幅度調(diào)制是用調(diào)制信號(hào)去控制載波的振幅，使其隨調(diào)制信號(hào)線型變化，而保持載波的頻率不變。當(dāng)選擇不同值的時(shí)候輸出不同的參數(shù)調(diào)整調(diào)制信號(hào)區(qū)輸出正弦信號(hào)的幅度，使調(diào)制信號(hào)的輸出具有不同的幅度。其功能仿真與時(shí)序仿真結(jié)果一致。 在 新 的 版 本 中 也 加 入 了 對(duì) C， FORTRAN， C++ ， JAVA 的 支 持 。167。用戶可以在命令窗口中將輸入語(yǔ)句與執(zhí)行命令同步，也可以先編寫(xiě)好一個(gè)較大的復(fù)雜的應(yīng)用程序（M 文件）后再一起運(yùn)行。在計(jì)算要求相同的情況下，使用 MATLAB 的編程工作量會(huì)大大減少。另外新版本的 MATLAB 還著重在圖形用戶界面（GUI）的制作上作了很大的改善，對(duì)這方面有特殊要求的用戶也可以得到滿足。工具箱是 MATLAB函數(shù)的子程序庫(kù)，每一個(gè)工具箱都是為某一類學(xué)科專業(yè)和應(yīng)用而定制的，主要包括信號(hào)處理、控制系統(tǒng)、神經(jīng)網(wǎng)絡(luò)、模糊邏輯、小波分析和系統(tǒng)仿真等方面的應(yīng)用。除內(nèi)部函數(shù)外，所有 MATLAB 主包文件和各種工具包都是可讀可修改的文件，用戶通過(guò)對(duì)源程序的修改或加入自己編寫(xiě)程序構(gòu)造新的專用工具包。 DSP Builder 包 括 比 特 和 周 期 精 度 的 Simulink 模 塊 ， 涵 蓋 了 算 法 和 存 儲(chǔ) 功能 等 基 本 操 作 。　 　 Altera 還 提 供 DSP Builder 高 級(jí) 模 塊 集 ， 這 一 Simulink 庫(kù) 實(shí) 現(xiàn) 了 時(shí) 序驅(qū) 動(dòng) 的 Simulink 綜 合 。 Matlab 中 的 DSP BuilderAltera 可 編 程 邏