【正文】 S、TTL電平兼容。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據，可以產生不同的電路功能。④布局布線，就是將綜合后的網表文件針對某一個具體的目標器件進行邏輯映射。 Quartus II軟件Quartus II是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界最大可編程邏輯器件供應商之一。Quartus II包括模塊化的編譯器。本設計使用硬件描述語言VHDL設計基于FPGA的電子搶答器的源程序。軟件任務分析時，應將各執(zhí)行模塊一一列出，并為每一個執(zhí)行模塊進行功能定義和接口定義（輸入輸出定義）。系統(tǒng)的輸出信號有：四組搶答成功與否的指示燈控制信號輸出口LEDA、LESB、LEDC、LEDD，當任何第一搶答者成功搶答后指示燈亮起。在有效時間范圍內只要有人搶答，STOP就有高電平輸出至時間控制系統(tǒng)的STOP端以控制時間的停止，并且對應的LED指示燈點亮，STATES鎖存輸出以顯示優(yōu)先搶答人的組號，并鎖定輸入端S以阻止系統(tǒng)響應其他搶答者的信號。 STATES:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。LED=0000。 THEN IF( S3=39。) THEN G(3)=39。 OR G(1)=39。 ELSIF( S1=39。) THEN G(1)=39。 OR G(2)=39。 END IF。 WHEN OTHERS=STATES=0000。在此之前Ｓ０搶答無效。特別是當每一個模塊程序調試成功時，內心的滿足感真的無法形容?？傮w來說，這次有意義的課程設計讓我們都收獲頗豐。 致謝本次課程設計是在我的導師杜老師和耿老師悉心的指導和耐心的幫助之下才得以順利完成的。在設計的過程中我們不可避免的遇到各種問題，因為這畢竟第一次做的，難免會不盡善盡美。 總結一周的FPGA課程設計很快就過去了，其中真是有苦更有甜，苦的是我在第一次獨自設計一個應用型設備時的不熟悉和不知所措，甜的是經過一周的時間我通過回顧課本知識、詢問同學老師和上網學習收獲到了很多專業(yè)方面的知識更加鍛煉了我的動手能力和專業(yè)技能。END PROCESS。 END IF。 OR G(3)=39。LED(2)=39。)AND NOT(G(0)=39。 OR G(3)=39。LED(3)=39。)AND NOT(G(0)=39。039。 LED:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。在系統(tǒng)復位并使搶答有效開始后，當S0，S1，S2，S3任意一路第一搶答者按下?lián)尨鸢粹o，對應的輸入引腳接高電位1，電路記憶下第一搶答者身份，信號輸入并進行鎖存，其他任何一組按鍵都不會使電路響應，完成搶答過程?！　　「鶕治鑫覀兛梢园言撍穆窊尨鹌髟O計分為判斷模塊，鎖存模塊，掃描模塊等部分，依據各模塊功能編寫相應的源程序，并對相應的程序進行編譯以及時序仿真。各執(zhí)行模塊規(guī)劃好后，就可以監(jiān)控程序了。 系統(tǒng)設計方案 系統(tǒng)硬件設計方案本設計分為硬件設計和軟件設計，這兩者相互結合，不可分離；從時間上看，硬件設計的絕大部分工作量是在最初階段，到后期往往還要做一些修改。 Synthesis）、適配器（Filter）、裝配器（Assembler）、時序分析器（Timing Analyzer）、設計輔助模塊（Design Assistant）、EDA網表文件生成器（EDA Netlist Writer）和編輯數(shù)據接口（Complier Database Interface）等。在Quartus II上可以完成設計輸入、HDL綜合、布線布局（適配）、仿真和下載和硬件測試等流程，它提供了一種與結構無關的設計環(huán)境，使設計者能方便地進行設計輸入、快速處理和器件編程。⑤時序驗證，就是要使得時序仿真過程中，建立與保持時間要符合相關的制約，以便數(shù)據能被正確的傳輸。 FPGA開發(fā)流程FPGA開發(fā)流程可以分為如下幾步：①設計輸入，設計輸入主要包括原理圖輸入、狀態(tài)圖輸入、波形圖輸入以及某種硬件描述語言，比如說是VHDL、Verilog的源程序。 FPGA是由存放在片內RAM中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內的RAM進行編程。FPGA使用靈活，適用性強，特別適用于復雜邏輯的設計，有利用電子系統(tǒng)小型化，而且其開發(fā)周期短、開發(fā)投入少、芯片價格不斷降低，促使FPGA越來越多地取代了ASIC的市場。二、VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。2 開發(fā)工具簡介 VHDL語言簡介VHDL的英文全名是VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于1982年。為了使比賽能順利進行,需要有一個能判斷搶答先后的設備,我們將它稱為智力競賽搶答器。 程序設計完成后要求在quartusII中實現(xiàn)功能仿真。本設計基于VHDL語言，采用FPGA為控制核心，并結合動手實踐完成，具有電路簡單、操作方便、靈敏可靠等優(yōu)點。顧名思義，電子搶答器是一種