【正文】 4AD9951的編程 .................................................22 5. 5串行端口 .....................................................26 5. 6指令字節(jié) .....................................................27 5. 7串行接口引腳描述 .............................................28 5. 8最高有效位／最小有效位轉(zhuǎn)接 ...................................28 6. 應用電路 ................................................29 7. 封裝尺寸 ................................................31 8. 注意 ESD.................................................31 9. 規(guī) 則手冊 ................................................31 10. 設計總結(jié) ................................................32 修改記載 修改∶初始的版本 AD9951 是一個直接數(shù)字頻率合成器（ DDS），其特點是有一個工作在 400MSPS 的 14 位數(shù) /模轉(zhuǎn)換器（ 14bit DAC） . AD9951 采用了先進的 DDS 技術(shù) ,芯片內(nèi)部有一個高速的，高性能的 DAC，能夠形成一個數(shù)位可編程的，完 整的高頻合成器 DDS系統(tǒng)，有能力產(chǎn)生頻率達 200 MHz的模擬正弦波。AD9951 可以 應用于 本機振蕩頻率合成 ,可編程時鐘發(fā)生器 ,測試和測量裝置 ,聲光器件驅(qū)動裝置。 C to +105176。 C 到 +105176。然而、通過模擬裝置適合于或非門、其他的三分之一用戶可以由它的使用引起。 C。C 50 % 工作循環(huán)與 REFCLK 倍頻器使能 25176。C 105 dBc/Hz REFCLK 倍頻器使能 _4 25176。C 52 dBc 窄帶 SFDR 40 MHz AOUT (177。C 93 dBc 80 MHz AOUT(177。C 91 dBc 120 MHz AOUT(177。C 89 dBc 160 MHz AOUT(177。C 87 dBc 時序特征 串聯(lián)的控制總線 最大頻率 FULL 25 Mbps 最小 Low 時鐘脈沖寬度 FULL 7 ns 最小 High 時鐘脈沖寬度 FULL 7 ns 最大時鐘脈沖上升／下降時間 FULL 2 ns 最 小 數(shù) 據(jù) 初 始 化 時 間DVDD_I / O V FULL 3 ns 最 小 數(shù) 據(jù) 初 始 化 時 間DVDD_I / O = V FULL 5 ns 最小數(shù)據(jù)保持時間 FULL 0 ns 最大數(shù)據(jù)有效時間 FULL 25 ns 起始時間 2 FULL 1 ms 最小數(shù)據(jù)時鐘脈寬高 FULL 5 SYSCLK周期 3 Ｉ／ O初始化時間 DVDD_I / O = V FULL 4 ns Ｉ／ O初始化時間 DVDD_I / O = V FULL 6 ns Ｉ／ O 數(shù)據(jù)保持時間 FULL 0 ns 傳輸延遲 Ｉ／ O 更新時鐘 25176。C 3 12 μ A 邏輯 0 電流 25176。C 150 160 mW 完全的休眠模式 25176。最長的定時要求該基準鐘放大器 PLL 到該參數(shù)值。 如果該系統(tǒng)時鐘邊緣是定位、該同步功能在兩個之間邊緣將不會增加該失真。 C/W θ JC 15176。 3,33,42,47,48 DGND I 數(shù)字電源接地引腳。 20 IOUT O DAC 輸出偏置通過一個電阻器到 AVDD, 不是AGND。如果管腳沒有接地；禁止應用此引腳。 44 SYNC_IN I 輸入信號經(jīng)常同時發(fā)生多重 接 SYNC_CLK 輸出以控制 AD9951。 1 MHz 15 圖 12. FOUT = MHz, FCLK = 400 MSPS, NBSFDR,177。 它唯一的導致該 DDS 核心保持它的電流相位價值。然而、鎖相環(huán)極限輸出頻率被限制在 400 MHz。連接該芯片內(nèi)管腳 CLKMODESELECT 到邏輯高電平啟動該芯片內(nèi)晶體振蕩器電路。因為單端的工作時、 電容器應該連接在未用的管腳和模擬電源之間。滿刻度電流由連接在 DACISET 引腳和模擬地之間的外部電阻（ RSET）控制。二個隨意的插腳 IOSYNC和 CS,啟動更大的適應性適合于系統(tǒng)設計 AD9951。振幅緩變率計時器調(diào)幅負荷在超時（計時器 = = 1）或在 I / O更新輸入信號的時候。 看該外部振幅鍵控二次發(fā)射控制適合于詳情。該裝置將同時 發(fā)生它的內(nèi)部同步在（ SYNC_CLK）定位到信號之前轉(zhuǎn)送 SYNC_IN輸入時鐘脈沖。 CFR121:14∶閑置。 CFR110∶清理相位累加器位。 CFR18∶最低有效位（ LSB first）（只有當 I/O端口被設置為串行端口時，此位才有效）。 CFR15∶數(shù)模轉(zhuǎn)換器斷電控制 當 CFR15 = 0（ 缺省 ）時。每位的功能將在下面進行詳細說明。 CFR210∶硬件手控的同步啟動控制 當 FR210 = 0（ 缺省 ）時。該晶體管外面的管腳調(diào)幅停止的?？丛撴i相環(huán)路（鎖相環(huán)）截面適合于細節(jié)。在自動 OSK、 ASF 15:14說明 OSK程序塊的振幅作為增值或衰減量。 頻率調(diào)節(jié)字 0（ FTW0） 頻率代碼是一個 32位控制寄存器，增長率在累加器 DDS核心。通過相位偏移寄存器進行相位調(diào)整。 AD9951考慮程序控制的連續(xù)性 ,相位的累加器和明確且自動輸出零函數(shù)。這些功能用于突發(fā)轉(zhuǎn)移任務的數(shù)據(jù)減少失真頻譜的影響 ,突變的脈沖基準線。 CFR124是固有的模型振幅鍵控有源位。如果比例系數(shù)不變 ,OSK引腳是高電平 ,反之 OSK引腳是低電平。這個負荷和遞減計數(shù)器延續(xù)，只要計時器是啟動的 ,在范圍內(nèi)就可計數(shù)為 1,除非計時器不負荷。當配置適合于外部模型振幅鍵控時 ,ASFR變成比例系數(shù)適合于數(shù)據(jù)通路。綜合SYNC_CLK和 I / O不斷改變引腳提供給用戶 ,常數(shù)等待時間與 SYSCLK有關(guān)，并且保護相位連續(xù)性的模擬輸出信號代碼或相位偏移值。第二 ,Ｉ／ O信號不斷變化上升沿必須是提供同步信號到全部的裝置體系。 在軟件手控同步方式中，電路推動裝置推進 SYNC_CLK上升沿 SYSCLK（ 1 / 4 SYNC_CLK周期）。 利用單個晶體管驅(qū)動并聯(lián) AD9951時 鐘輸入 AD9951晶體振蕩器輸出信號接通結(jié)晶外面的引腳，啟動結(jié)晶到驅(qū)動并聯(lián) AD9951。它在串聯(lián)的Ｉ／ O OPERATION期間要求全部的字節(jié)存取到累加寄存器。階段 2是實際資料傳遞在 AD9951和系統(tǒng)控制器之間。邏輯高電平運行讀操作 .邏輯 0運行寫操作。當這個輸入是高電平時 , SDO和 SDIO引腳定位高阻態(tài)。數(shù)據(jù)是從引腳使用分離線收發(fā)兩用設備選讀。指令字節(jié)必須是把控制寄存器 0x00 8指出的格式寫入。既然振幅比例因子寄存器與字節(jié)寬不相合，那通信周期結(jié)束。當 PWRDWNCTL輸入引腳是高電平時 ,AD9951將以 CFR13位為基礎(chǔ)進入向下方式。 當 PWRDWNCTL輸入引腳是高電平時 ,那個獨立斷電位（ CFR17, 5:4）是不全（不管）和不用的。 表 8斷電控制功能 控制器 工作方式 描述 不管 PWRDWNCTL = 0 CFR13 軟件控制 數(shù)字斷電 = CFR17 DAC斷電 = CFR15 輸入時鐘斷電=CFR14 PWRDWNCTL = 1 CFR13 = 0 外部控制 ,快速的恢復斷電方式 數(shù)字斷電 = 1 39。雖然這個產(chǎn)品特性所有的 ESD保護電路，但是永久性損壞可以發(fā)生在經(jīng) 受高能靜電放電中。 C to +105176。頻率調(diào)諧和控制字經(jīng)并行口或串行口輸入到 AD9951。 。 C到 +105176。 在本次設計中，英文是一個難點，本來英語水平就比較低，連簡單的閱讀都有困難，更別說專業(yè)翻譯，靠著翻譯軟件和自己的理解花了整整五天時間才把它變?yōu)闈h字。 請注意這款裝置在它的電流表格工作 ,不符合模擬裝置標準要求 ,因為它以 ESD為標準作評價充電裝置模型（ CDM）的。 b0 輸入時鐘斷電 = 139。 注意斷電信 號全部設計成邏輯 1指出低功率方式和邏輯 0指出能起作用的或加電方式。 當 CFR13位和 PWRDWNCTL輸入引腳都是高電平時 ,AD9951進入快速恢復斷電方式。由此指令 ,一個數(shù)據(jù)字節(jié)記錄和一個內(nèi)部地址 0x07其次的字節(jié)記錄將產(chǎn)生一個固有的字節(jié)地址（看那寄存器圖）。 在 MSB初期 ,串行端口控制器將產(chǎn)生最重要的字節(jié)（指定寄存器）地址 ,再開始后面次要的重要的字節(jié)地址 ,直到Ｉ／ O運行結(jié)束。 IOSYNC It在此Ｉ／ O端口狀態(tài)沒有占滿編址寄存器的容積。芯片選擇可以是關(guān)系系統(tǒng)的 SCLK。 A4, A3, A2, A1, A0 4位 , 3位 , 2位 , 1位 ， 0位字節(jié)指令決定寄存器存取在數(shù)據(jù)傳送通信周期期間。例如：當存取控制函數(shù)寄存器號碼 2時 ,是三個字節(jié)寬度，階段 2命令三個字節(jié)傳遞。 存在兩個階段到通信周期 AD9951。 芯片外面的引腳是不變的 ,直到 CFR29位調(diào)整，啟動輸出功率。引腳（ CFR122）將得到立即清除。 在自動同步方式中，一個裝置是作為控制；另一裝置（美國）將要控制它。 記錄同步邏輯∶ 25 1） Ｉ／ O不斷變化信號邊緣被檢測到產(chǎn)生單個上升沿時 鐘信號驅(qū)動寄存器組跳動。 同步；寄存器不斷變化（ I / O不斷變化） 功能 SYNC_CLK和 I / O不斷變化 基準線經(jīng) AD9951對 SYNC_CLK同步信號（供給外部地到那用戶接通 SYNC_CLK管腳）。計數(shù)器在負荷范圍內(nèi)可以由三種方法得到 1。 因為用戶使用的振幅（ 14 位）必須有快速的緩變率 ,內(nèi)部產(chǎn)生的比例系數(shù)長度是經(jīng)由ASF15:14 位控制。 CFR124不管模型振幅鍵控啟動位（ CFR125）是否結(jié)束。自動方式產(chǎn)生線性比例系數(shù)以阻止資源由振幅緩變率（ ARR）被外部管腳（ OSK）控制的寄存器速度。 CFR113可自動清除相位累加器位 . CFR110明確相位累加器和保持其大小為零。這個特 23 點給用戶提供了二種不同的方法進行相位調(diào)整。 相位偏移字（ POW） 相位偏移字是一個 14位寄存器，存儲一個相位偏移大小。在人工的 OSK方式中 ASF15:14沒有影響。當 CFR22 = = 0（默認）時 ,該壓控振蕩器從事 100 MHz到 250 MHz。當晶體振蕩器電路輸出被激活，驅(qū)動該結(jié)晶外面的引腳、可以連通其他的裝置到提出參考 ence頻率。 當 CFR210 = 1時 .該硬件手控的同步功能調(diào)幅啟動。 CFR223:12∶閑置。 當 CFR15 = 1時 .該 DAC調(diào)幅無效且處于接通的最低功率消耗狀態(tài)。最高有效位（ MSB first）格式被激活。該階段累加器正常作用。 21 當 CFR113 = 0（ 缺省 ）時 ,一個新的頻率調(diào)節(jié)字將加到相位累加器的輸入，并且附加在當前存儲值上。 CFR122∶ AD9951軟件手控同步并聯(lián) 當 CFR122 = 0（ 缺省 ）時。觸發(fā)器 OSK引腳高處將使該輸出數(shù)量鋸齒形向上從零按該振幅標度因子規(guī)定以阻止資源通過該振幅緩變率的速度。外形振幅鍵控調(diào)幅支路。 表 寄存器名稱（串聯(lián)的地址） 地址范圍 MSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 LSB Bit 0 默認值 控制功能 寄存器 1（ CFR1）（ 0x00） 7:0 開 閑置 DAC斷電 時鐘輸入斷電