【正文】 未定義指令異常發(fā)生，它相對 V3版本作了以下的改進： ?半字加載 /存儲指令； ?字節(jié)和半字的加載和符號擴展指令； ?具有可以轉換到 Thumb狀態(tài)的指令（ BX）； ?增加了用戶模式寄存器的新的特權處理器模式。諾依曼體系結構 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 中央處理器 存儲器 程序 指令 0 指令 1 指令 2 指令 3 指令 4 數(shù)據(jù) 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 處理器體系結構概述 哈佛體系結構 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 CPU 程序存儲器 指令 0 指令 1 指令 2 數(shù)據(jù)存儲器 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 地址 指令 地址 數(shù)據(jù) 處理器體系結構概述 ARM微處理器的特點 ?采用 RISC指令集 1. 低功耗、低成本、高性能 ?使用大量的寄存器 ?ARM/THUMB指令支持 ?流水線 ARM處理器的特點 ARM微處理器的特點 ?固定長度的指令格式，指令歸整、簡單、基 本尋址 方式有 2～ 3種； 2. 采用 RISC體系結構 ?使用單周期指令，便于流水線操作執(zhí)行； ?大量使用寄存器，數(shù)據(jù)處理指令只對寄存器進行操作，只有加載 /存儲指令可以訪問存儲器，以提高指令的執(zhí)行效率。UESTC UESTC UESTC UESTC UESTC 電子科技大學 電子科技大學 電子科技大學 電子科技大學 自動化工程學院 第 2章 嵌入式處理器體系結構 嵌 入 式 系 統(tǒng) 設 計 (1)處理器設計的兩種結構形式 CISC與 RISC (2)從計算機系統(tǒng)角度，強調(diào)訪問存儲器的設計原則 馮 ARM處理器的特點 ARM微處理器的特點 ?31個通用寄存器，包括程序計數(shù)器（ PC 指針），均為 32位的寄存器； 3. 大量使用寄存器 ?6個狀態(tài)寄存器，用以標識 CPU的工作狀態(tài)及程序的運行狀態(tài)，均為 32位。 ARM體系結構的發(fā)展 ? ARM體系結構版本 —— V4 在 V4版本的基礎上，對現(xiàn)在指令的定義進行了必要的修正，對 V4版本的體系結構進行了擴展并增加了指令，具體如下： ?改進了 ARM/Thumb狀態(tài)之間的切換效率； ?E增強型 DSP指令集 ,包括全部算法操作和 16位乘法操作； ?J支持新的 JAVA,提供字節(jié)代碼執(zhí)行的硬件和優(yōu)化軟件加速功能。 性能： MIPS/MHz，可達 430+ Dhrystone MIPS， 可選支持高性能浮點操作 ， 雙 64位總線接口 ，內(nèi)部 64位數(shù)據(jù)通路 系列 相應產(chǎn)品 性能特點 ARM11 系列 ARM11MPCore, ARM1136J(F)S, ARM1156T2(F)S, ARM1176JZ(F)S 8級流水線 (9級 ARM1156T2(F)S)，獨立的 loadstore和 arithmetic流水線，支持分支預測和返回棧（ Return Stack）。 ARM處理器系列 ARM7微處理器系列 ? 主要應用領域：工業(yè)控制、 Inter設備、網(wǎng)絡和調(diào)制解調(diào)器設備、移動電話等多種多媒體和嵌入式應用。 ?全性能的 MMU，支持 Windows CE、 Linux、 Palm OS等多種主流嵌入式操作系統(tǒng)。 ?支持 VFP9浮點處理協(xié)處理器。 ?支持 32位 ARM指令集和 16位 Thumb指令集。 ARM處理器系列 SecurCore微處理器系列 ?SecurCore系列微處理器除了具有 ARM體系結構各種主要特點外，還在 系統(tǒng)安全 方面具有如下的特點： ?帶有靈活的保護單元，確保操作系統(tǒng)和應用數(shù)據(jù)的安全。 一般為半導體存儲器，也稱為短期存儲器；解決讀寫 速度 問題； 包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等； 解決存儲 容量 問題； 其中： cache主存結構解決 高速度與低成本 的矛盾； 主存 輔存結構利用虛擬存儲器解決 大容量與低成本 的矛盾； ARM處理器的先進技術 ARM處理器的先進技術 （ 4）總線和總線橋 ? 總線是 CPU與 存儲器 和 設備 通信的機制，是計算機各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通道 。 – 成本：高速總線通常采用更昂貴的電路和連接器 。 ? 當處理器處于 Thumb狀態(tài)時發(fā)生異常（如 IRQ、 FIQ、Undef、 Abort、 SWI等），則異常處理返回時，自動切換到 Thumb狀態(tài)。 可以通過硬件的方式設置（沒有提供軟件的方式）端模式 ARM處理器的存儲器組織 大端格式 在這種格式中，字數(shù)據(jù)的高字節(jié)存儲在低地址中，而字數(shù)據(jù)的低字節(jié)則存放在高地址中 ARM處理器的存儲器組織 大端的數(shù)據(jù)存放格式 低地址 高地址 地址 A 地址 A+1 地址 A+2 地址 A+3 最高有效字節(jié)的地址就是該 word的地址 最高有效字節(jié)位于最低地址 word a=0x f6 73 4b cd f6 73 4b cd 小端格式 低地址中存放的是字數(shù)據(jù)的低字節(jié)，高地址存放的是字數(shù)據(jù)的高字節(jié) ARM處理器的存儲器組織 小端的數(shù)據(jù)格式 低地址 高地址 地址 A 地址 A+1 地址 A+2 地址 A+3 最低有效字節(jié)的地址就是該 word的地址 最低有效字節(jié)位于最低地址 word a=0x f6 73 4b cd f6 73 4b cd 數(shù)據(jù)信息 狀態(tài)信息 控制信息 數(shù)字量 模擬量 開關量 連續(xù)幾位二進制形式表示的數(shù)或字符。此外，特權模式可以自由的切換處理器模式，而用戶模式不能直接切換到別的模式。 系統(tǒng) (sys) 用戶 (usr) 寄存器組織 ? ARM微處理器共有 37個 32位寄存器，其中31個為通用寄存器， 6個為狀態(tài)寄存器 。 ? 由于處理器的每種運行模式均有自己獨立的物理寄存器R13，在初始化部分，都要初始化每種模式下的 R13，這樣，當程序的運行進入異常模式時，可以將需要保護的寄存器放入 R13所指向的堆棧，而當程序從異常模式返回時，則從對應的堆棧中恢復 。 ? 由于用戶模式和系統(tǒng)模式不屬于異常模式，他們沒有 SPSR，當在這兩種模式下訪問 SPSR，結果是未知的。一個用于除 FIQ模式之外的所有寄存器模式，另一個用于 FIQ模式。 Lable 程序 A 程序 B R14 R14（ LR）寄存器與子程序調(diào)用 BL Lable 地址 A ??? MOV PC,LR R14(地址 A) ??? A執(zhí)行過程中調(diào)用程序 B； 操作流程 Lable，執(zhí)行程序 B。偏移量是 8還是 12取決于具體的 ARM芯片，但是對于一個確定的芯片，這個值是一個常量。具體的規(guī)則取決于內(nèi)核結構的版本： ?在 ARM結構 V3版及以下版本中，寫入 R15的值的最低兩位被忽略，因此跳轉地址由指令的實際目標地址（寫入 R15的值）和 0xFFFFFFFC相與得到； ?在 ARM結構 V4版及以上版本中，寫入 R15的值的最低兩位為 0，如果不是，結果將不可預測。 ARM處理器的寄存器組織 當前程序狀態(tài)寄存器 ? ARM體系結構包含一個當前程序狀態(tài)寄存器（ CPSR）和五個備份的程序狀態(tài)寄存器（ SPSRs）。 ?運行模式位 M[4： 0]是模式位，決定處理器的運行模式 ARM處理器的寄存器組織 ?中斷禁止位 I、 F： ? I=1 禁止 IRQ中斷 。 軟件中斷 執(zhí)行 SWI指令產(chǎn)生，用于用戶模式下的程序調(diào)用特權操作指令。 數(shù)據(jù)中止 處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當前指令訪問時，產(chǎn)生數(shù)據(jù)中止異常。 異常（ Exceptions） ? ARM體系結構中的異常，與 8位 /16位體系結構的中斷有很大的相似之處，但異常與中斷的概念并不完全等同。 ? 在 Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。每種異常都有自己的 SPSR，在進入異常時它保存CPSR的當前值，異常退出時可通過它恢復CPSR。 ? 讀 R15的限制 程序計數(shù)器 R15（ PC） ARM處理器的寄存器組織 計算偏移量 (PC值和當前指令地址的差 )程序代碼： SUB R1,PC,4 ?？梢哉J為它是一個通用寄存器，但是對于它的使用有許多與指令相關的限制或特殊情況。 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 一般的通用寄存器 寄存器 R1 R14分別有 6個分組的物理寄存器。 ARM狀態(tài)下的寄存器組織 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq * R9(SB,v6) R9 R9_fiq * R10(SL,v7) R10 R10_fiq * R11(FP,v8) R11 R11_fiq * R12(IP) R12 R12_fiq * R13(SP) R13 R13_svc* R13_abt * R13_und * R13_irq * R13_fiq * R14(LR) R14 R14_svc * R14_abt * R14_und * R14_irq * R14_fiq * R15(PC) R15 狀態(tài)寄存器 R16(CPSR) CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq ARM狀態(tài)各模式下的寄存器 SPSR_fiq SPSR_irq nd bt bt fi i t fi i t fi 所有的 37個寄存器，分成兩大類： ?31個通用 32位寄存器； ?6個狀態(tài)寄存器。當執(zhí)行BL子程序調(diào)用指令時，可以從 R14中得到 R15（程序計數(shù)器 PC）的備份。但在任何時候，通用寄存器 R14～ R0、程序計數(shù)器 PC、一個或兩個狀態(tài)寄存器都是可訪問的。它們除了可以通過程序切換進入外，也可以由特定的異常進入。 ? 通常將 I/O所映射的存儲系統(tǒng)標識