vhdl寄存器組設(shè)計(jì)說(shuō)明(完整版)
【正文】 ata )。signal reg00, reg01, reg02, reg03 :std_logic_vector(15 downto 0)。 sel01: out std_logic。 D: in std_logic_vector(15 downto 0)。 SR: in std_logic_vector(1 downto 0)。 reset: in std_logic。 clock: in std_logic。 sel02: out std_logic。 signal sel00 ,sel01 ,sel02 ,sel03 : std_logic。end struct。 Q: out std_logic_vector(15 downto 0) )。139。139。以下為VHDL四選一代碼library ieee。 elsif (sel = 10) then out_put = input2。 sel00: out std_logic。039。139。039。039。實(shí)驗(yàn)截圖 ：仿真結(jié)果：寧可累死在路上，也不能閑死在家里！寧可去碰壁，也不能面壁。什么是奮斗？奮斗就是每天很難，可一年一年卻越來(lái)越容易。039。139。039。039。 sel02: out std_logic。 end if。entity mux_4_to_1 is port( input0, input1, input2, input3: in std_logic_vector(15 downto 0)。039。139。architecture behav of reg issignal reg :std_logic_vector(15 downto 0):=0000000000000000。use 。Areg01: reg port map( clr = reset,
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1