【正文】 圖 。 b. 在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭－冒險現(xiàn)象 。 圖 6 . 3 . 3 7 6 進(jìn) 制 異 步 十 進(jìn) 制 計 數(shù) 器R0 1R0 2C L K 0S9 1S9 2Q1Q2Q3Q07 4 L S 2 9 0C L K計 數(shù) 脈 沖R0 1R0 2S9 1S9 2Q1Q2Q3Q07 4 L S 2 9 0計 數(shù) 脈 沖( a ) 置 零 法 ( b ） 置 九 法C L K 1C L K 0 C L K 1C L K第 6章 時序邏輯電路 四 、移位寄存器型計數(shù)器 電路如圖 ，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。 解：若由 74LS161構(gòu)成 53進(jìn)制計數(shù)器，其構(gòu)成的 256進(jìn)制實際為二進(jìn)制計數(shù)器(28),故先要將 53化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn) 53進(jìn)制。 圖 a. 若要實現(xiàn)的 M進(jìn)制可分解成兩個小于 N的因數(shù)相乘 ，即 M＝ N1 N2,則先將 N進(jìn)制計數(shù)器接成 N1進(jìn)制計數(shù)器和 N2進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個計數(shù)器連接起來，構(gòu)成 M進(jìn)制計數(shù)器。 E PE TC L KD 0 D 1 D 2 D 3R DL DCQ 1 Q 2Q 3Q 07 4 L S 1 6 1＆1?11AY進(jìn) 位 輸 出圖 6 . 3 . 2 8 例 6 . 3 . 5 的 電 路C L K解： 置位信號為 )(DL01303 ??????AQAY預(yù)置數(shù)為 D3D2D1D0＝ 0000 第 6章 時序邏輯電路 A ＝ 0 3Q 2Q 1Q 0Q00 0 0 00 00101000 01 1001010100110110100010110計 數(shù)脈 沖 順 序1234567891 01 1A ＝ 1 3Q 2Q 1Q 0Q0 0 0 00 00101000 01 100101010011011010001011001011 011由狀態(tài)表可知， A＝ 0為10進(jìn)制計數(shù)器 ， A＝ 1為12進(jìn)制計數(shù)器 。為了改善電路的性能， 在清零信號產(chǎn)生端和清零信號輸入端之間接一基本 RS觸發(fā)器 ，如圖 。 N進(jìn)制 M進(jìn)制 ?????NMNM第 6章 時序邏輯電路 1. MN的情況 在 N進(jìn)制計數(shù)器的順序計數(shù)過程中，若設(shè)法使之 跳過（ N－ M）個狀態(tài) ，就可以得到 M進(jìn)制計數(shù)器了，其方法有 置零法（復(fù)位法） 和 置數(shù)法（置位法） 。 第 6章 時序邏輯電路 圖 JK觸發(fā)器構(gòu)成的異步 3位二進(jìn)制加法計數(shù)器的邏輯電路。第 6章 時序邏輯電路 若干常用時序邏輯電路 二 . 異步計數(shù)器 計數(shù)器 三 . 任意進(jìn)制計數(shù)器的構(gòu)成方法 四 . 移位寄存器型計數(shù)器 * 順序脈沖發(fā)生器 第 6章 時序邏輯電路 1. 異步二進(jìn)制加法計數(shù)器 原則： 每 1位從“ 1”變“ 0”時，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn) . 構(gòu)成方法 ：觸發(fā)器接成計數(shù)器形式，時鐘 CLK加在最低位，高位脈沖接在低位的 Q 端或 Q? 端。波形如圖所示。 置數(shù)法 置零法 第 6章 時序邏輯電路 a. 置零法： 置零法適用于有置零（有異步和同步）輸入端的計數(shù)器 ，如異步置零的有 74LS160、16 19 190、 290,同步置零的有 74LS16 162，其工作原理示意圖如圖所示 若原來的計數(shù)器為 N進(jìn)制，初態(tài)從 S0開始，則到 SM－ 1為 M個循環(huán)狀態(tài)。 圖 0 1 0 1 1 0 0 0 0 0 1 第 6章 時序邏輯電路 b. 置數(shù)法： 有預(yù)置數(shù)功能的計數(shù)器可用此方法構(gòu)成 M進(jìn)制計數(shù)器。 對應(yīng) A＝ 0和 A＝ 1的狀態(tài)轉(zhuǎn)換表為 )(DL01303 ??????AQAY第 6章 時序邏輯電路 tC L K00Q 00Q 1Q 200ttttt00000ttttQ 3A ＝ 0 A ＝ 1C L KQ 3Q 2Q 1Q 0其時序波形如下 第 6章 時序邏輯電路 例 利用置數(shù)法由 74LS161和 74LS191構(gòu)成 7進(jìn)制加法計數(shù)器。 第 6章 時序邏輯電路 例 試?yán)么羞M(jìn)位方式由 74LS160構(gòu)成 24進(jìn)制加法計數(shù)器 解： 24可分解成 4 6（或者 3 2 12)，則先將兩片 74LS160構(gòu)成 4進(jìn)制和 6進(jìn)制計數(shù)器，再連接，其實現(xiàn)電路如圖 。 （ 53)D＝（ 110101)B 利用整體置數(shù)法由 74LS161構(gòu)成 53進(jìn)制加法計數(shù)器如圖 。 圖 第 6章 時序邏輯電路 設(shè)初態(tài)為 1000,則其狀態(tài)轉(zhuǎn)換圖為 注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不會自動進(jìn)入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須 將電路置到有效循環(huán)的某個狀態(tài)中。 c. 雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有 2n－ 2n 個狀態(tài)沒有利用。 C L KQ 0Q 1Q 2A 0A 1A 2Y ?0123456780 0 00010100 1 11 0 01 0 11 1 01 1 10 0 0D ?0 ( 0 )D ?1 ( 0 )D ?2 ( 0 )D ?3 ( 1 )D ?4 ( 0 )D ?5 ( 1 )D ?6 ( 1 )D ?7 ( 1 )D ?0 ( 0 )第 6章 時序邏輯電路 例 給定 3線－ 8線譯碼器 74LS138和 4位二進(jìn)制同步加法計數(shù)器74LS161以及與非門，要求組成 12節(jié)拍順序脈沖發(fā)生器。其電路如圖 。 1. 由移位寄存器構(gòu)成： 可以由移位寄存器構(gòu)成環(huán)形計數(shù)器，它就是一個順序脈沖發(fā)生器。 ?????????????????????231312120111210010QDDDQ