[工程科技]第20章集成組合邏輯電路(完整版)
【正文】 多路數(shù)據(jù)采集系統(tǒng)中，選出某一路數(shù)據(jù)。 輸 入 輸 出 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 2A 1A 0A12 EE ?3E 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 3/8譯碼器真值表 1E2E3E 74LS138有三個控制端 ， 利用它可以方 便 地 實 現(xiàn) 功 能 擴 展 ， 如 將 兩 片74LS138擴展成 4/16線譯碼器 。 I0 I1 I2 A0 I3 A1 I4 A2 I5 I6 I7 輸入為八個待編碼的對象 三位二進制碼輸出 上述為二進制編碼器（ 8/3編碼器），還有二 —十進制編碼器（ BCD碼編碼器，優(yōu)先編碼器等。 報警信號 L=1為報警 ， 0為正常 。 A C 74LS00 74LS10 amp。 組合邏輯電路的功能描述方法 ： ： 組合邏輯電路 A1 A2 An L1 L2 Lm 分析一個組合邏輯電 路 的一般流程： 可以用邏輯電路圖 、 邏輯函數(shù)式 、 真值表等描述功能 。 用三個數(shù)字傳感器分別監(jiān)視燃油噴嘴的開關狀態(tài) 、 鍋爐中的水溫和壓力是否超標 。 具有編碼功能的電路就是編碼器 。有三個控制端，譯碼器工作時為 1,0321 ??? EEE否則譯碼器被禁止狀態(tài)， 輸出端有一個非號表示輸出低電平有效，即：輸入 A2A1A0為時 110時，譯碼器出 06 ?Y其它輸出高電平。 （ 2）實現(xiàn)組合邏輯函數(shù) （ 3） 可以用作數(shù)據(jù)分配器 。 串 圖中 iD是串行數(shù)據(jù)， 分配 01AA地址， 0123 , DDDD是四個輸出 通道。 半加器 iAiBiSiC 僅由兩數(shù)據(jù)相應位相加，不計進位的加法。有只讀存儲器（ ROM)和隨機存取存儲器（ RAM)兩種。 RAM中的數(shù)據(jù)按字節(jié)（一字節(jié)=8位）進行讀 /寫操作。 ROM中存放數(shù)據(jù)的單元，不是觸發(fā)器，而是一種組合電路。 畫邏輯圖如圖所示 。 PLA中，其與陣列（譯碼電路）的編程結果，可能是最小項，可能是與項，則當輸入變量為 n時， PLA中的輸出與項（字線 → 譯碼器輸出）小于 2n個 。 地址譯碼器對地址碼進行譯碼，以便選中地址對應的存儲單元，對該單元的信息進行讀出或是寫入新信息操作。主要靠電路內(nèi)部的存儲單元，其存儲單元有靜態(tài)存儲單元 （ SRAM)和動態(tài)存儲單元 (DRAM)兩種
教學課件相關推薦
鄂ICP備17016276號-1