數(shù)電課程設計報告--設計一個按鍵陣列判斷電路(完整版)
【正文】 及點陣顯示器控制電路設計。選擇信號 A 和 B 分別接狀態(tài)機 A 的 QA，QB，數(shù)據(jù)選擇信號 D0，D1，D2 分別接 2C0，2C1，2C2，由于當無按鍵按下時 D0，D1，D2 為高電平，摸為16時D3必須接高電平防止電路自鎖，所以剩余的引腳 2C3 需接高電平。輸出只取QC，QB，QA 組成的 8 種狀態(tài)控制 8 個行掃描信號。 7490 為二五—十進制計數(shù)器，其中輸入 CLK1，輸出 QA 為二進制計數(shù)器；輸入 CLK2，輸出 QCQBQA 為 5 進制計數(shù)器。（計數(shù)器） 整個系統(tǒng)共包含 2 個狀態(tài)機，即計數(shù)器，由 2 片 2 進制計數(shù)器 74161 構成。 由于 ROM 的數(shù)據(jù)輸出控制點陣的列信號 C1C8，因此 ROM 中每個存儲單元的數(shù)據(jù)就是一行列控制碼，每位數(shù)據(jù)控制一列。鍵符顯示譯碼器可采用 AHDL 真值表方式、組合邏輯器件或只讀存儲器 ROM 來實現(xiàn)。按鍵掃描部分由狀態(tài)機 A 提供各個掃描信 用號， ROM 實現(xiàn)代碼轉(zhuǎn)換功能，發(fā)光二極管點陣顯示電路由 3 位二進制數(shù)控制行掃描信號，同時控制列顯示碼同步循環(huán)輸出，即可顯示預設的字符。當某行信號為1某列信號為0時，連接該行該列二極管發(fā)光。比如，當Y1為低電平時，如果4條平行線X0，X1，X2，X3的狀態(tài)為“1011”，可判斷S11鍵閉合，S01，S21，S31斷開；若X0，X1，X2，X3的狀態(tài)為“0101”則可判斷S01，S21閉合（3）按鍵掃描判斷 若以負脈沖掃描序列信號控制鍵陣列的列線，使各列線分時為低電平，同時順序判斷各行線電平，就能逐個確定各鍵狀態(tài)。抖動時間約510ms。 硬件環(huán)境 設計對象的實現(xiàn)環(huán)境與采用的 FPGA 開發(fā)裝置有關，本節(jié)以 LP—2900 為例，說明采用按鍵陣列掃描和點陣顯示器控制電路的設計原理和實現(xiàn)方法。 、 、 LP—2900 開發(fā)裝置上有“0~9”“*”“”共 12 個鍵構成的 3 行 4 列按鍵陣列以及 8 行 8 列 64 個點的點陣顯示器。為了保證按鍵動作一次，電路只判斷到一次電平狀態(tài)的改變，需要采用消抖動措施。顯然，每個按鍵的掃描時間是列線的低電平時間，而陣列的掃描周期是按鍵掃描時間乘以鍵數(shù)。如果把發(fā)光二極管陣列的每一行看做一個 8 段共陽顯示器，ROWi 為陽極公共端，每一列 Cj 就是顯示器的一個段，低電平有效。 各功能的組成 根據(jù)按鍵陣列的判斷原理，可采用一個計數(shù)器產(chǎn)生按鍵編碼信號。采用ROM存儲鍵符列顯示碼的參考設計電路如圖所示如果用LP2900開發(fā)裝置完成設計，圖中虛線以外的電路由FPGA實現(xiàn)。一個顯示符的 8 行控制需要 8 個單元的列碼數(shù)據(jù)，12 個不同的鍵符顯示需要 96 個存儲單元，這樣顯示譯碼存儲器至少需要 7 位地址。狀態(tài)機 A 用于按鍵陣列選擇，狀態(tài)機 B 提供行掃描的頻率。CLRA，CLRB 為異步復位端，SET9ASET9A為異步置 9 端，均為高電平有效。 寄存器用于暫時存放狀態(tài)機 A 的輸出信號，然后將它傳入存儲器。 譯碼器74138的連接就按正常的連接方式使用，輸入為狀態(tài)機 B 的三個輸出信號，輸出為點陣顯示器的行選擇信號。整體的感覺慢慢的越來越好。將整個系統(tǒng)根據(jù)不同的功能化分成模塊，再分別進行設計，逐個攻破，最后再將其整合即可。最后要感謝這次課設中的各位老師給予我很大幫助，耐心細心的幫助我解決問題，
醫(yī)療健康相關推薦
鄂ICP備17016276號-1