【正文】 束縛電荷層厚度 ? ?ASiSiqN???? ???? 1 12239。 不過 ， 它只是一種弱反型層 。 oxSioxSiCCCCC???MOS電容 — 耗盡層電容特性 (續(xù) ) MOS電容 — 凹谷特性 5） 當(dāng) Vgs繼續(xù)增大 ， 反型層中電子的濃度增加 ， 來自柵極正電荷的電力線 ， 部分落在這些電子上 ， 落在耗盡層束縛電子上的電力線數(shù)目就有所減少 。 MOS電容 — 測量 若測量電容的方法是逐點測量法 — 一種慢進(jìn)程 ， 那么將測量到這種凹谷曲線 。 又 ， 柵極與漏極擴(kuò)散 區(qū) ， 柵極與源極擴(kuò)散區(qū)都存 在著某些交迭 ， 故客觀上存 在著 Cgs和 Cgd。 那么 ， Cg = Cgs + 2/3 C， Cd = Cdb + 0 ? 在飽和狀態(tài)下 ， 溝道長度受到 Vds的調(diào)制 ， L變小 ? ? 2ds 21 TgsoxVVLWtI ???????? ??? ? 2ds 21 TgsoxVVLL WtI ????????????MOS電容的計算 (續(xù) ) 當(dāng) Vds增加時 ， L?增大 ， Ids增加 ， 那是因為載流子速度增加了 ， 它與 C的分配無關(guān) 。 它由兩個分量組成 , 即 : VT= Us+ Vox ?Us : Si表面電位 。 通常 ， 襯底是接地的 ， 但源極未必接地 ,源極不接地時對 VT值的影響稱為體效應(yīng)(Body Effect)。 因為 ??1，所以閃爍噪聲被稱之為 1/f 噪聲 。 降低 VT的措施： 1) 降低襯底中的雜質(zhì)濃度 ， 采用高電阻率的襯底 。 此時必須考慮二階效應(yīng) 。 在版圖中 ， 凡是沒有管子的地方 ， 一般都是場區(qū) 。 同時 ， 這個注入?yún)^(qū)也用來控制表面的漏電流 。 Bird beak的形狀和大小與氧化工藝中的參數(shù)有關(guān) ， 但是有一點是肯定的 ， 器件尺寸 ， 有源區(qū)的邊沿更動了 。 Lfinal是加工完后的實際柵極長度。 ? 另一方面，擴(kuò)散區(qū)又延伸進(jìn)去了，兩邊合起來延伸了2?Ldiff，故溝道長度僅僅是， L = Ldrawn?2?Lpoly?2?Ldiff 這 2?Ldiff是重疊區(qū) ， 也增加了結(jié)電容 。 當(dāng)器件尺寸還不是很小時 ， 這個 ?W影響不大；當(dāng)器件縮小后 ， 這個 ?W是可觀的 ， 它影響了開啟電壓 。由于 P+是聯(lián)在襯底上的 ， 處于最低電位 ， 于是 ， 反向結(jié)隔離性能良好 ，漏電流大大減小 。 多晶硅或鋁線在場氧化區(qū)上面穿過 ， 會不會產(chǎn)生寄生 MOS管呢 ？ 不會的 。 2) 當(dāng)管子尺寸很小時 ， 這些小管子的邊緣相互靠在一起 ， 產(chǎn)生了非理想電場 ， 也嚴(yán)重地影響了它們的特性 。 (兩項措施都是工藝方面的問題 ) MOSFET的跨導(dǎo) gm和輸出電導(dǎo) gds 根據(jù) MOSFET的跨導(dǎo) gm的定義為 ： MOSFET IV特性求得 ： MOSFET的優(yōu)值 : L???0?? co n s t an tgsdsmds ??VVIg??? ?Tgsoxm VVLWtg ????)( Tgs2gm0 VVLCg ??? ?? MOSFET的動態(tài)特性和尺寸縮小的影響 MOSFET電路等效于一個含有受控源 Ids的 RC網(wǎng)絡(luò)。 ffWLtKv f ?? ?? 1ox22/1MOSFET的噪聲 (續(xù) ) ? 兩點重要說明： 1. 有源器件的噪聲特性對于小信號放大器 和振蕩器等模擬電路 的設(shè)計是至關(guān)重要的； 2. 所有 FET(MOSFET, MESFET等 )的 1/f 噪聲都高出相應(yīng)的 BJT的 1/f 噪聲約 10倍 。 和閾值電壓 VT隨溫度的變化。 圖 1. Us 的計算 ? 將柵極下面的 Si表面從 P/N型 Si變?yōu)?N/P型 Si所必要的電壓 Us 與襯底濃度 Na有關(guān) 。 故 ， Cg = Cgs + 2/3C Cd = Cdb + 0 + ?Cdb 深亞微米 CMOS IC工藝的寄生電容 (數(shù)據(jù) ) Cap. N+Act. P+Act. Poly M1 M2 M3 Units Area (sub.) 526 937 83 25 10 8 aF/um2 Area (poly) 54 18 11 aF/um2 Area (M1) 46 17 aF/um2 Area (M2) 49 aF/um2 Area (N+act.) 3599 aF/um2 Area (P+act.) 3415 aF/um2 Fringe (sub.)249 261 aF/um 深亞微米 CMOS IC工藝的寄生電容 (圖示 ) Poly PolyElectrodeMetal1Metal2PolyP+ P+ P+N+ N+Metal3N_wellSUB88013832213109514503 4526481598644636 14308363214086734123517383929625762Cross view of parasitic capacitor of CMOS technology MOSFET的閾值電壓 VT 閾值電壓是 MOS器件的一個重要參數(shù)。 圖 Cg、 Cd的值還與所加的電壓有關(guān) : 1） 若 VgsVT， 溝道未建立 ， MOS管漏源溝道不通 。 共價鍵就來不及瓦解 ， 反型層就無法及時形成 ， 于是 ， 電容曲線就回到 Cox值 。 兩個電容串聯(lián)后 ， C將增加 。 隨著反型層的形成 ， 來自柵極正電荷發(fā)出的電力線 ，已部分地落在這些電子上 ， 耗盡層厚度的增加就 減慢 了 ，相應(yīng)的 MOS電容 CSi的減小也減慢了 。 ??