eda技術(shù)概述ppt課件(完整版)
【正文】 計(jì)算機(jī)自動布線的問題（如 美國開發(fā)的 TANGO等都屬于布線軟件） 硬件 :使用大量的中、小規(guī)模標(biāo)準(zhǔn)集成電路。 EDA技術(shù)包含三個方面：可編程器件 PLD、硬件描述語言 HDL、軟件開發(fā)工具 Altera FLIX10K10 PLD器件 目前世界生產(chǎn) PLD器件的主流公司： Xilinx、 Altera、 Lattice 高集成度、高速度和高可靠性 是FPGA/CPLD最明顯的特點(diǎn)，其時(shí)鐘延時(shí)可小至ns級 (即工作頻率可達(dá)幾百兆 HZ)。 EDA的優(yōu)勢 ① 用軟件的方式設(shè)計(jì)硬件； ② 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的； ③ 設(shè)計(jì)過程中可用軟件進(jìn)行各種仿真； ④ 系統(tǒng)可現(xiàn)場編程 ， 在線升級； ⑤ 整個系統(tǒng)可集成在一個芯片上 ， 體積小 、 功耗低 、 可靠性高 。 優(yōu)點(diǎn)： 易輸入 、 修改 兼容性好 易移植 、 通用 缺點(diǎn)： 不直觀 規(guī)則多 初學(xué)者不易掌握 ［ 例 ］ 2選 1數(shù)據(jù)選擇器文本輸入 ENTITY mux21a IS 實(shí)體開始 ， entity為關(guān)鍵詞 ， mux21a為實(shí)體名 ； PORT ( a, b: IN bit。 3. 適配 （ 布局 、 布線 ） 所謂邏輯適配 ， 就是將由綜合器產(chǎn)生的網(wǎng)表文件針對某一 具體的目標(biāo)器件進(jìn)行邏輯映射操作 ： 包括 底層器件配置 、 邏輯分割 、 邏輯優(yōu)化 、 布線操作 等 ， 配置于指定的目標(biāo)器件中 ， 產(chǎn)生 最終的數(shù)據(jù)下載文件 。適配、分割 二選一數(shù)據(jù)選擇器： a、 b輸入， s地址， y輸出 ? 5. 目標(biāo)器件的編程 /下載 1）將最終的下載文件，通過編程器或編程電纜下載 到目標(biāo)芯片 FPGA或CPLD中 2）使器件本身 的硬件連接發(fā)生改變 ，最終成為設(shè)計(jì)者專用的大規(guī)模集成電路。 y: OUT bit )。 1. 設(shè)計(jì)輸入 源程序的編輯和編譯 －－利用 EDA工具的輸入模
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1