eda電子鐘設(shè)計論文(完整版)
【正文】 K30TC1443FPGA 的實(shí)驗(yàn)箱并成功，本文給出了設(shè)計該數(shù)字系統(tǒng)的流程。 4 三、 設(shè)計總體 RTL 圖 四、程序設(shè)計 本設(shè)計采用模塊化設(shè)計，共六個模塊，分為：分頻器模塊、秒位計數(shù)器模塊、分位計數(shù)器模塊、時位計數(shù)器模塊、校準(zhǔn)模塊（預(yù)置時和分）、頂層文件模塊。 begin process(clk) variable bianliang:std_logic_vector(15 downto 0)。 end if。 時鐘、復(fù)位 miao_diwei,miao_gaowei:out std_logic_vector(3 downto 0)。 高位 elsif clk39。 秒低位沒到 9 時加 1 end if。 miao_diwei=miao_bian1。 fen_out:out std_logic)。event and clk=39。 if fen_bian1=1001 and fen_bian2=0101then fen_out=39。 fen_gaowei=fen_bian2。 architecture three of shi is signal shi_bian1,shi_bian2:std_logic_vector(3 downto 0)。then if shi_bian1=0011 and shi_bian2=0010then 時位為 23 時清零 14 shi_bian1=0000。 end if。 entity jiaoshi IS port 16 (lian_miaoout : in std_logic。 architecture one of jiaoshi is signal abc : std_logic。 use 。 輸出 1HZ end ponent。 end ponent。 shijiaoshi : in std_logic。 u1:miao port map(rest=rst,clk=clk1,miao_diwei=miaol,miao_gaowei=miaoh,miao_out=c2)。 七、參考文獻(xiàn) （ 1） 潘松、黃繼業(yè) .EDA 技術(shù)實(shí)用教程 VHDL 版第四版 北京 科學(xué)出版社， （ 2） 康華光《電子技術(shù)基礎(chǔ)》（數(shù)字部分第五版 北京 高等教育出版社 徐曉玲 ,田亞菲 ,崔偉 .基于 EDA 仿真的電子時鐘系統(tǒng)設(shè)計 [A].北京，蘭州大學(xué)，20xx. 24 課 程 論 文 (20xx 20xx學(xué)年 第一學(xué)期 ) （ EDA 電子鐘） 學(xué) 號 20xx1301420 班 級 電子 11— 2 班 姓 名 努爾阿米乃姆 . 專 業(yè) 電子信息科學(xué)與技術(shù) 課程名稱 EDA 技術(shù) 任課教師 努爾比亞老師 教師評語： 成績評定： 分 任課教師簽名： 年 月 日 。 u3:fen port map(rest=rst,clk=c4,fen_diwei=fenl,fen_gaowei=fenh,fen_out=c3)。 20 fen : out std_logic。 data:in std_logic_vector(3 downto 0)。 miao_diwei,miao_gaowei:out std_logic_vector(3 downto 0)。
研究報告相關(guān)推薦
鄂ICP備17016276號-1