【正文】 率變?yōu)樵瓉淼?2 倍 ，177。它 鍛 煉了我運(yùn)用所學(xué)專業(yè)知識(shí) 的能力和 解決實(shí)際 問題的能力，同時(shí)也提高我 對 查閱文獻(xiàn)資料 、了解 設(shè)計(jì)規(guī)范 、 以及 軟件運(yùn)用 等其 它方面的 水平，而且 在 對整 體設(shè)計(jì)的完成的過程中，我積累了一些 經(jīng)驗(yàn) ，并且意志力 和 耐力也都得到了不同程度的提升。 use 。 oSinOuts : out std_logic_vector(7 downto 0))。 signal A3W : std_logic_vector(8 downto 0)。 end ponent 。 Constant assignment Simulink Block Constant1 A3W(8) = 39。 Mux Simulink Block nto1Multiplexer p6Mux : process (A0W, A3W, A7W) variable A2Mux : std_logic_vector(8 downto 0)。 end if。, result = A6W)。 library lpm。 end fsk。 signal A4W : std_logic_vector(9 downto 0)。 Begin da=39。 A2W(1 downto 0) = 01。, sclr = sclr, result = A4W)。 else A5W =A2Mux 。039。039。 A3Mux := A3W。 36 Output I/O assignment from Simulink Block SinOut SinOuti : SBF generic map( width_inl=9, width_inr=0, width_outl=8, width_outr=0, lpm_signed=BusIsUnsigned, round=0, satur=0) port map ( xin=A7W, yout=SASinOutO)。 sclr = sclrp。 ponent fsk_LUT1 port ( address : in std_logic_vector (9 downto 0)。 signal A0W : std_logic。039。 use 。, ena = 39。 if A0W = 39。 Bus Formatting Simulink Block AltBus1 AltBus1i : SBF generic map( width_inl=11, width_inr=0, width_outl=10, width_outr=0, lpm_signed=BusIsSigned, round=0, satur=0) port map ( xin = A6W, yout = A1W)。 oSinOuts = SASinOutO。 signal A7W : std_logic_vector(8 downto 0)。039。 sclrp : in std_logic:=39。 27 致 謝 28 參考文獻(xiàn) [1] 彭介華 .電子技術(shù)課程設(shè)計(jì)指導(dǎo) .北京：高等教育出版社， 1997： 1013. [2] 王金明，楊吉斌 .數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog ：電子工業(yè)出版社， 2021. [3] 徐志軍 . CPLD/FPGA 的開發(fā)與應(yīng)用 . 北京： 電子工業(yè)出版社， 2021： 2836. [4] 徐振林 .VHDL 硬件描述語言 .北京：機(jī)械工業(yè)出版社， 2021. [5] 楊曉慧 .基于 FPGA 的 EDA/SOPC 技術(shù)的 ：國防工業(yè)出版社， 2021. [6] 劉凌，胡永生 .數(shù)字信號(hào)處理的 FPGA 實(shí)現(xiàn)．北京：清華大學(xué)出版社 ,2021. [7] 徐志軍 . 大規(guī)?？删幊踢壿嬈骷捌鋺?yīng)用 .北京： 電子科技大學(xué)出版， 2021. [8] 廖日坤 . CPLD/FPGA嵌入式應(yīng)用技術(shù)開發(fā)白金手冊 . 北京： 中國電力出版社， 2021. [9] 丁玉美，高西全．?dāng)?shù)字信號(hào)處理 .西安：西安電子科技大學(xué)出版社 ,2021. [10] Vin for Programmable :Southeast Univirsity Press，1998. [11] Hanbo evaluation and optimal design for FPGAbased digitserial DSP York: Comouters and Engineering ,2021. [12] Donald E. Thomas, Philip . The Verilog Hardware Description :Kluwer Academic Publisher, 1998. [13] Stefani F, Benchmarking for Digital Signal Processing : University of Perugia, 2021. [14] （ 美）邁耶 貝斯（ MeyeerBaese,U.） .數(shù)字信號(hào)處理的 FPGA 實(shí)現(xiàn) .北京： 清華大學(xué)出版社， 2021. [15] 褚振勇，翁木云 . FPGA 設(shè)計(jì)及應(yīng)用 .西安： 西安電子科技大學(xué)出版社， 2021. [16] 胡振華 .VHDL 與 FPGA 設(shè)計(jì) .北京： 中國鐵道出版社， 2021. [18] 劉愛榮 .EDA 技術(shù)與 CPLD/FPGA 開發(fā)應(yīng)用簡明教程 .北京：清華大學(xué)出版社，2021. [19] 黃智偉 .FPGA 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) .北京：電子工業(yè)出版社， 2021. 附錄 1 ASK 程序 29 library ieee。 5% 。 24 圖 41 FSK 調(diào)制的仿真結(jié)果 ASK 調(diào)制的仿真結(jié)果如圖 42 所示 : 25 圖 42 ASK 調(diào)制的仿真結(jié)果 在 QuartusII 分配管腳后再次編譯，下載至 FPGA 中實(shí)現(xiàn)。點(diǎn)擊圖 310 的“ Report File”按紐，將獲得詳細(xì)的報(bào)告文件。先點(diǎn)擊步驟 1的圖標(biāo)，完成 simulink文件（ *.mdl）到 VHDL 文件的轉(zhuǎn)換。在圖 312 中顯示了 Signal Compiler 窗口，大致上可以分為三個(gè)功能部分：左側(cè)的項(xiàng)目設(shè)置選項(xiàng)“ Project Setting Options”；右側(cè)的硬件編譯流程“ Hardware Compilation”；下方的信息框“ Messages”。等待仿真結(jié)束，雙擊 Scope 模塊，打開 scope 觀察窗。其中“ Solver”選項(xiàng)頁中包括完成仿真時(shí)間、步進(jìn)間隔和方式、輸出選項(xiàng)設(shè)置。先設(shè)置模型的仿真激勵(lì)。在“ Gerneral”選項(xiàng)頁中，改變“ Number of axes”參數(shù)為 2。注意，凡是來自 Altera DSP Builder 庫以外的模塊， SignalCompiler都不能將其變成硬件電路，即不會(huì)影響生成的 VHDL 程序，但在啟動(dòng) Simulink 仿真后能影響后面產(chǎn)生的仿真激勵(lì)文件。 采用改變相位增量的方法來控制頻率，可以產(chǎn)生相位連續(xù)的調(diào)制波形。 18 Signal Compiler 塊可以建立 VHDL 設(shè) 計(jì) 文件 和 Tcl 腳本，在 Quartus II 、LeonardoSpectrum 或 Synplify 軟件中進(jìn)行綜合， 在 Quartus II軟件中編譯設(shè)計(jì)，還可以選擇下載設(shè)計(jì)到 DSP 開發(fā)板上。 生成仿真文件 ， 在 Simulink軟件中驗(yàn)證設(shè)計(jì)之后，可以使用 DSP Builder Signal Compiler模塊生成在 EDA仿真工具中進(jìn)行設(shè)計(jì)仿真的文件。 DSP Builder是 Altera提供的可選軟件包， 它也 包含在 DSP開發(fā)套件中。 NativeLink 功能允許 Quartus II 軟件將信息傳遞給 EDA 仿真工具，并具有從 Quartus II 軟件中啟動(dòng) EDA 仿真工具的功能 [16]。 圖 32顯示了基于模塊的基本設(shè)計(jì)流程。可以在 以下設(shè)計(jì)流程中使用基于模塊的設(shè)計(jì) : (1) 模塊化設(shè)計(jì)流程 : 在模塊化設(shè)計(jì)流程中，將設(shè)計(jì)劃分為對每個(gè)子模塊進(jìn)行例化的頂層設(shè)計(jì)。 Quartus II 軟件含有 FPGA 和 CPLD設(shè)計(jì)所有階段的解決方案。 插拔下載器也是同樣。 (3) 電源的 開關(guān) 順序是：先 插好 交流 電源 ，再開直流開關(guān)。 如圖 23所示： 圖 23 按鍵模塊 I/O 配置芯片 用于將 接口模塊以及音頻模塊的管腳復(fù)用。 實(shí)驗(yàn)平臺(tái)主板組成 (1) 電源模塊 (2) 下載接口 模塊 (3) 液晶顯示模塊 (4) 按鍵 模塊 (5) I/O 配置芯片 (6) VGA、 PS2 接口模塊 (7) 核心功能模塊 各功能模塊介紹 電源模塊 電 源模塊提供了豐富的直流電源。 圖 14 頻率鍵控法實(shí)現(xiàn) FSK 調(diào)制 鍵控法也常常利用數(shù)字基帶信號(hào)去控制可變分頻器的分頻比來改變輸出載波頻率，從而實(shí)現(xiàn) FSK 調(diào)制。 雖然實(shí)現(xiàn)方法簡單，但頻率穩(wěn)定度不高，同時(shí)頻率轉(zhuǎn)換速度不能做得太快。 6 (2) 鍵控法 鍵控法是產(chǎn)生 ASK 信號(hào) 的另一種方法。在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。二進(jìn)制振幅鍵控（ 2ASK）， 由于調(diào)制信號(hào)只有 0 或 1 兩個(gè)電平，相乘的結(jié)果相當(dāng)于將載頻或者關(guān)斷，或者接通，它的實(shí)際意義是當(dāng)調(diào)制的數(shù)字信號(hào)為“ 1”時(shí)，傳輸載波；當(dāng)調(diào)制的數(shù)字信號(hào)為“ 0”時(shí)，不傳輸載波。根據(jù) DDS 基 本原理，基于Matlab/Simulink/Altera DSP Builder 建立適合軟件無線電應(yīng)用的中頻調(diào)制器模型[\9]。因而，完全 采用高性能的 FPGA 器件設(shè)計(jì)出符合要求的調(diào)制電路就是一個(gè)很好的解決方法，此方法提供了一個(gè)良好的數(shù)字無線通訊系統(tǒng)的驗(yàn)證環(huán)境，可將多種調(diào)制算法在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)，并通過平臺(tái)提供的基本控制對系統(tǒng)進(jìn)行驗(yàn)證仿真。所以 PSK在中、高速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用 [6]。 移相鍵控 (PSK)：用數(shù)字調(diào)制信號(hào)的正負(fù)控制載波的相位。 振幅鍵控 (ASK)：用數(shù)字調(diào)制信號(hào)控制載波的通斷。 SOPC 是 PLD 和 ASIC 技術(shù)融合的結(jié)果，目前 微米的 ASIC 產(chǎn)品制造價(jià)格仍然相當(dāng)昂貴，相反，集成了硬核或軟核 CPU、 DSP、存儲(chǔ)器、外圍 I/O 及可編程邏輯的SOPC 芯片在應(yīng)用的靈活性和價(jià)格上有極大的優(yōu)勢。由于 SOPC 的主要邏輯設(shè)計(jì)是在可編程邏輯器件內(nèi)部進(jìn)行，而 BGA 封裝已被廣泛應(yīng)用在微封裝領(lǐng)域中，傳統(tǒng)的調(diào)試設(shè)備，如：邏輯分析儀和數(shù)字示波器，已很難進(jìn)行直接測試分析，因此，必將對以仿真技術(shù)為基礎(chǔ)的軟硬件協(xié)同設(shè)計(jì)技術(shù)提出更高的要求。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程。 本文 介紹了運(yùn)用 VHDL 語言進(jìn)行基于 FPGA 的振幅鍵控調(diào)制電路和 頻率鍵控調(diào)制 電路設(shè)計(jì)的實(shí)現(xiàn)方案， 給出了程序設(shè)計(jì)和仿真結(jié)果，完成了二進(jìn)制基帶數(shù)字信號(hào)的調(diào)制， 得到了相應(yīng)的調(diào)制信號(hào)?；?FPGA 和 SOPC 技術(shù) 的 ASK、 FSK 調(diào)制器設(shè)計(jì)與實(shí)現(xiàn) I 摘 要 1934 年美國學(xué)者李佛西提出脈沖編碼調(diào)制（ PCM）的概念，從此之后通信數(shù)字化的時(shí)代應(yīng)該說已經(jīng)開始了，但是數(shù)字通信的高速發(fā)展卻是 20 世紀(jì) 70 年代以后才開始的。 關(guān)鍵詞 ： FPGA VHDL 振幅鍵控 頻率鍵控 II Abstract Communication digital era had began since American researcher Reeves put forward the concept of pulse code modulation (PCM) in 1934 and gained a rapid development after the 1970s. With the economic development， sound can’t meet the demand of consumers and they also want to see the images. What’s more， munication terminal doesn’t only include the single telephone set but also the data terminal such as electrograph a