【正文】 流電由繼電器控制，繼電器采用 24V的驅(qū)動(dòng)信號(hào)。 第四章 系統(tǒng)硬件設(shè)計(jì) 19 第四章 系統(tǒng)硬件設(shè)計(jì) 電除塵器高頻電源的控制電路部 分是以 DSP 處理器與 FPGA數(shù)據(jù)采集核心板為平臺(tái)。 采集控制單元 基于 FPGA 的數(shù)據(jù)采集系統(tǒng)不同于 DSP 或單片機(jī)等采集方式， FPGA 是邏輯門器件，是由門級(jí)電路組成。本設(shè)計(jì)中配置 EP1C20F400I7 的 FLASH 芯片 為 EPCS4SI8N。 AD7356是一款雙通道 12bit、高速、低功耗的逐次逼近型（ SAR）模數(shù)轉(zhuǎn)換器（ ADC），采用 單電源 供電， 80M 的最高采集頻率和高達(dá) 5MSPS 的吞吐率，可以滿足大多數(shù)的工業(yè)數(shù)據(jù)采集需求，更為特別的是該款芯片采用的串行通信方式， 時(shí)序簡單。 AD7356 具有內(nèi)置的 基準(zhǔn)源，也可使用外部基準(zhǔn)源，本設(shè)計(jì)使用的是 AD7356 內(nèi)部自帶的基準(zhǔn)源。 南京信息工程大學(xué)碩士學(xué)位論文 22 VINA+1VINA2REF_A3REFGND4AGND5REF_B6VINB7VINB+8VDD9CS10AGND11DGND12SDATA_B13SDATA_A14SCLK15VDRIVE16U0402AD7356+5V_ADCC210uF/16VC3GND_D+C510uF/16VC4GND_AVINA+VINAREF_AVINB+VINBREF_BGND_ASCLKCSSDATA_ASDATA_B 圖 44 AD7356 的接口原理圖 該器件采用差分輸入，其范圍為共模 177。所以慎重的選擇一款性能高的 ADC 對(duì)數(shù)據(jù)采集系統(tǒng)至關(guān)重要。為此， Altera 公司又特意開發(fā)出一系列 FLASH 存儲(chǔ)器，以配 合 FPGA 的使用。 輸 入信 號(hào)穿 心電 容 /抑 制器濾 波電 路放 大電 路隔 離電 路A D 模塊F P G A 圖 41 采樣信號(hào)的調(diào)理流程 一般的 穿 心 電容是一種三端電容， 可以 直接安裝在金屬面板上 ，而此處所用的穿心電容是貼片式的四端電容，其中上下兩端直接接地，信號(hào)從中間穿過去，有效的抑制了高頻噪聲信號(hào) 。根據(jù)功能的不同，對(duì)控制系統(tǒng)的進(jìn)行了簡單的劃分，并簡要的說明了每個(gè)模塊主要的作用。風(fēng)機(jī)是對(duì)變壓器郵箱的散熱通道進(jìn)行吹風(fēng)、散熱的設(shè)備，其驅(qū)動(dòng)信號(hào)也是 24V 的數(shù)字信號(hào)，因此其狀態(tài)信號(hào)也是 24V 數(shù)字量。因此，高頻電源的數(shù)字信號(hào)采集的數(shù)量會(huì)有所不同。變壓器內(nèi)整流橋、鐵芯及線損均為發(fā)熱源。 二次電壓采樣電阻與變壓器內(nèi)分壓電阻串聯(lián)，對(duì)變壓器高壓出線包負(fù)端采樣。 （ 5）負(fù)載電壓（二次電壓 ） 二次電壓，即電除塵器高頻電源的輸出電壓。電路中設(shè)計(jì)了一次電流的積分電路，對(duì)每個(gè)波段的一次電流值進(jìn)行積分。因此本系統(tǒng)采用交流電流互感器。因此母線電壓的采樣信號(hào)為： VV IN 6 3 4 0 22*5 3 01 ??，設(shè)計(jì)電路時(shí)的峰值電壓： VVI N PP 7 2 *6 3 ??? ，頻率為 150Hz。而模擬信號(hào)一直以來都是科研難題，特別是高壓、高頻等性質(zhì)的模擬信號(hào)，對(duì)其調(diào)理的方式 要求也很嚴(yán)格 。采集的狀態(tài)信號(hào)進(jìn)入數(shù)字采集電路，由專用采集芯片采集，產(chǎn)生的數(shù)據(jù)送入 FPGA中，最后由 FPGA 一同 發(fā)送至 DSP控制器。 高壓采樣電路 在所有的數(shù)據(jù)采集電路中， 高電 壓、大電流永遠(yuǎn)是危險(xiǎn)的存在，不僅 因?yàn)槠涓邏?、大電流的性質(zhì)容易造成器件損壞，更因?yàn)樵诟邏?、大電流中總是容易存在各種干擾信號(hào)，對(duì)其他弱電信號(hào)產(chǎn)生很大的影響。以 DSP 強(qiáng)勢的數(shù)字處理 能力配合 FPGA 的高速時(shí)鐘頻率和并行觸發(fā)模式，實(shí)現(xiàn)最優(yōu)的實(shí)時(shí)監(jiān)控和最優(yōu)設(shè)計(jì)。 主電路即屬于強(qiáng)電的電力轉(zhuǎn)換部分，由 EMI 濾波器、三相整流橋、輸入濾波、全橋逆變和高頻整流等模塊組成；本電源設(shè)備輸入為三相 380V/50Hz 交流電源，經(jīng)第三章 電除塵器高頻電源介紹 11 三相整流器和濾波后得到約 530V 左右的直流電壓，再經(jīng) IGBT 模塊高頻逆變，變壓整流后為電除塵器提供上限為 72kV 電壓的直流電源。利用軟開關(guān)技術(shù) （ ZVS：零電壓開通， ZCS：零電流關(guān)斷）減小了開關(guān) 管 的損耗，提高了工作頻率，并且對(duì)電路運(yùn)行時(shí)的電磁干擾也有了很大的改善 [2]。其中負(fù)極，又稱為電暈極或放電極，是一個(gè) 曲率 半徑很大的線狀電極；正極，又稱為集塵極，是一塊板狀電極。而數(shù)據(jù)存儲(chǔ)涉及到 FPGA內(nèi)部的 RAM 使用 ， 數(shù)據(jù)的傳輸是 FPGA 與 DSP 之間數(shù)據(jù)單向流動(dòng)。因?yàn)閺母蓴_嚴(yán)重或室外環(huán)境下采集的模擬信號(hào)和數(shù)字信號(hào)都不可避免的受到了或多或少的干擾，導(dǎo)致信號(hào)的不準(zhǔn)確，摻雜 其中 的尖峰信號(hào)會(huì)對(duì)后級(jí)元器件造成損壞，從而造成設(shè)備的故障，且維護(hù)困難。 （ 4）可擴(kuò)展性 傳統(tǒng)采集模式： DSP 或單片機(jī)的數(shù)據(jù)采集是將模擬信號(hào)直接輸入到 AD 寄存器的引腳中，因此模 擬信號(hào)的輸入受到 CPU 的供電電壓的限制。 FPGA采集 模 式 ： FPGA的數(shù)據(jù)采集是 FPGA搭配一個(gè)高速模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)采集，因此整個(gè)數(shù)據(jù)的采集和 A/D 轉(zhuǎn)換都是 由 硬件完成，可以最大限度的提高系統(tǒng)的數(shù)據(jù) 采樣和處理能力。這三種微控制器都可以用來做數(shù)據(jù)采集，下面就三者的主要優(yōu)勢做簡要分析：（ 1） ARM 的最大特點(diǎn)是其強(qiáng)大的的事務(wù)管理功能，主要用來做應(yīng) 用界面設(shè)計(jì)以及應(yīng)用程序等，其優(yōu)勢主要體現(xiàn)在控制方面；（ 2） DSP，南京信息工程大學(xué)碩士學(xué)位論文 6 即數(shù)字信號(hào)處 。電除塵器高頻電源是一個(gè)商品，因此其利潤才是最為重要的關(guān)鍵。電除塵器高頻電源 的 工作環(huán)境的劣，經(jīng)常是處于高溫 或 低溫、高濕度和干擾嚴(yán)重的環(huán)境中，因此保證其可靠地運(yùn)行更為重要。 第六章是基于分布式算法的 FIR 濾波器在 FPGA 中的研究和應(yīng)用。因?yàn)殡姵龎m器高頻電源是安裝在室外，而且在全國各地都有應(yīng)用。 第二章是對(duì)本文設(shè)計(jì)的總體概述， 根據(jù)工業(yè)設(shè)計(jì)要求，給出本設(shè)計(jì)的設(shè)計(jì)原則。 （ 1）采集數(shù)據(jù)分析是對(duì)整個(gè)高頻電源監(jiān)控?cái)?shù)據(jù)的研究，在設(shè)計(jì)之初對(duì)其做詳細(xì)的分析與研究，包括采集信號(hào)的種類、波形、幅值、頻率等，并對(duì)數(shù)據(jù)采集的方法做了詳細(xì)的解釋說明。其中國電環(huán)境保護(hù)研究院（南京國電環(huán)?？萍加邢薰荆?、福建龍凈環(huán)保公司是電除塵器高頻電源的先驅(qū)者。 作為 電除塵器高頻電源的重要核心組成部分之一的采集系統(tǒng)，更是直接關(guān)系到高頻電源性能的好壞，是保證電除塵器高頻電源的正常運(yùn)行的關(guān)鍵之一。工頻電除塵器電源是線性電源，線性電源的優(yōu)點(diǎn)是穩(wěn)定性好，可靠性高，輸出電壓精度高，輸出紋波電壓小。人們?cè)絹碓疥P(guān)注對(duì)環(huán)境的保護(hù)。 其次，針對(duì)設(shè)計(jì)對(duì)象，給出每一路數(shù)據(jù) 的硬件調(diào)理電路設(shè)計(jì)，詳細(xì)分析了電路的設(shè)計(jì)原理和實(shí)現(xiàn)功能，并給出設(shè)計(jì)之初的仿真波形和最后的硬件實(shí)物的實(shí)驗(yàn)波形。在數(shù)據(jù)采集方面，傳統(tǒng)的 AD 采樣方法 —— 單片機(jī)、 DSP等因?yàn)槎丝谫Y源的有限和其順 序執(zhí)行的工作模式已經(jīng)不能夠滿足 人們 的要求。 伴隨著物聯(lián)網(wǎng)技術(shù)和信息技術(shù)的發(fā)展， FPGA 由于其不可替代的優(yōu)勢，也越來越廣泛的被應(yīng)用到各領(lǐng) 域。為減少這些工業(yè)粉塵的排放，保護(hù)環(huán)境，采用各種除塵裝置是一種最為有效的手段 。 從上個(gè)世紀(jì)九十年代開始，隨著國外先進(jìn)技術(shù)的引進(jìn)，電除塵器高頻電源由于所顯現(xiàn)的絕對(duì)優(yōu)勢和眾多優(yōu)點(diǎn)越來越受到各企業(yè)工廠的青睞。其中，瑞典的 ALSTOM 公司的 SIR 系列高頻開關(guān)電源最具有代表性，其最大規(guī)格已達(dá)到 120KV/[5]。 與此同時(shí)，國內(nèi)的采集系統(tǒng)也全部沿襲了國外的采集技 術(shù)，采用以 DSP 為主導(dǎo)第一章 緒論 3 的采集系統(tǒng)。 （ 3） 軟件 采集 部分包括程序設(shè)計(jì)和仿真結(jié)果 。首先對(duì)高頻電源做了簡單 的 介紹后，著重對(duì)電除塵器高頻電源的工作原理做了細(xì)致的分析，并確定電除塵器高頻電源采集的數(shù)據(jù)參數(shù)。另外，由于開關(guān)電源自身有一個(gè)很大的缺點(diǎn)就是開關(guān)高頻噪聲較為嚴(yán)重，因此在電路設(shè)計(jì)中 適時(shí)的增加 濾波電路和隔離的應(yīng)用。本章就對(duì)應(yīng)用 DA算法在 FPGA 中實(shí)現(xiàn)復(fù)雜的數(shù)字濾波功能的技術(shù)做了分析探討，此方式不僅提高處理速度，同時(shí)對(duì) DSP 的效率的提高也有一定的幫助。由于我國高頻電源技術(shù)的落后和現(xiàn)今技術(shù)的迅速發(fā)展，因 此在設(shè)計(jì)系統(tǒng)時(shí)很重要的一點(diǎn)就是考慮到以后的更新?lián)Q代問題。 （ 4） 易維護(hù)性。 傳統(tǒng) 數(shù)據(jù) 的采集方式是通過 DSP 或單片機(jī)實(shí)現(xiàn)，模擬信號(hào)數(shù)據(jù)采集是在模擬信號(hào)調(diào)理完成以后，直接輸入到 DSP 或單片機(jī)的 AD 引腳，通過軟件配置來采集。 FPGA 采集 模 式： FPGA 是門級(jí)可編程器件，其最大的特點(diǎn)是工作模式為并行 模式。而且由于 FPGA 的數(shù)據(jù)采集是配合一款 AD 來實(shí)現(xiàn)的，因此進(jìn)入 FPGA 的信號(hào)是數(shù)字信號(hào)，對(duì)數(shù)字信號(hào)的隔離可有多種選擇，如光電隔離 、 磁隔離等。在完成各部分的電路設(shè)計(jì) 后 ，最后給出實(shí)際電路的測試波形，以驗(yàn)證電路的正確性。 本章小結(jié) 本章針對(duì)電除塵器高頻電源在實(shí)際中的工作環(huán)境，提出在設(shè)計(jì)中依據(jù)設(shè)計(jì)原則，以此來考慮設(shè)計(jì)中需要特別注意的細(xì)節(jié)。當(dāng)前，國內(nèi)外普遍的靜電除塵器高頻電源有兩種類型，一種為硬開關(guān)型高頻電源，第二種為諧振型高頻電源。 本文所涉及的高頻電源是由南京國電環(huán)保科技有限公司自主研發(fā)生產(chǎn)的 HF02 型電除塵器高頻電源，所以 其設(shè)計(jì)的特點(diǎn)也主要是依照發(fā)電廠的電除塵器而特定的，因此可能具有一定的局限性 ?？刂齐娐分械男盘?hào)種類繁多、復(fù)雜，包括模擬信號(hào)、數(shù)字信號(hào)、高頻信號(hào)、低頻信號(hào)、采集信號(hào)、通訊信號(hào)等，通過合理有效的應(yīng)用分配，從而能驅(qū)動(dòng)設(shè)備的正常運(yùn)行。 驅(qū)動(dòng)保護(hù)單元 驅(qū)動(dòng)電路的作用是將單片機(jī)輸出的脈沖進(jìn)行功率放大，以驅(qū)動(dòng) IGBT。所以針對(duì)這兩種信號(hào)的不同特點(diǎn)，可以將這兩種信號(hào)隔離集中在兩種模塊：數(shù)字信號(hào)調(diào)理模塊和模擬信號(hào)采集模塊。為了提高信號(hào)的抗干擾能力，將接口電壓升抬至 15V輸出。電壓等級(jí)分為 4 種：輸入工業(yè)三相交流電電壓 380V、整流橋整流后的直流電壓 580V、逆變電路逆變后的電壓和經(jīng)過變壓器后的電壓。 （ 2）相電流 電流檢測 方式可分為四種：電阻轉(zhuǎn)換電壓、分流器檢測、 霍爾元件 (LEM)和互感器方式。 下圖就是相電流的波形。 二次電流的采樣與一次電流的采樣不同 。 分壓電阻二次電流采樣電阻二次電壓采樣電阻高壓變壓器電除塵負(fù)高壓端子出口采樣板 圖 37 二次電壓、電流采樣 二次電流采樣電阻要求： ? 采樣范圍：二次電流為頻率為 20kHz、峰值范圍 0~4A、有效值 0~ 的直流脈沖信號(hào)。因此二次電壓的采樣值值 VV ?采樣 。本次設(shè)計(jì)從引用 IGBT 模塊內(nèi)部的 NTC 測溫探頭，直接測量 IGBT 的結(jié)溫，使保護(hù)更有效。第二種是 4 個(gè) IGBT 的故障反饋信號(hào)，也是 4 路，其頻率為 20kHz。 南京信息工程大學(xué)碩士學(xué)位論文 18 （ 4）外設(shè)電源開關(guān)狀態(tài)。 DSP 作為主處理器對(duì)數(shù)據(jù)和信息進(jìn)行收發(fā)和上位機(jī)通訊，而 FPGA 則是負(fù)責(zé)對(duì)電除塵器高頻電源數(shù)據(jù)的高速采集和預(yù)處理，并將預(yù)處理后的數(shù)據(jù)進(jìn)行數(shù)據(jù)緩存和 DSP 傳輸。因此其不具備單獨(dú)采集的功能，必須與高速模數(shù)轉(zhuǎn)換器南京信息工程大學(xué)碩士學(xué)位論文 20 配合使用，實(shí)現(xiàn)高速數(shù)據(jù)采集。 nCS1DATA2VCC3GND4ASDI5DCLK6VCC7VCC8U03EPCS4SI8N+GND_CGND_CR211kR221kR231kC21C22CFG_DCLKCFG_DATACFG_nCSCFG_ASDO 圖 42 配置電路 （ 2） 時(shí)鐘及 PLL FPGA 的時(shí)鐘電路如下圖所示 。該器件內(nèi)置兩個(gè) ADC，各 ADC 之前均配有一個(gè)低噪聲、寬帶寬采樣保持電路，可處理 110MHz 以上的輸入頻率。圖 45 所示為 AD7356 的信號(hào)調(diào)理電路設(shè)計(jì)方案。通過 CS 輸入和一次性轉(zhuǎn)換控制能夠精確控制采樣時(shí)間，圖 44 即為 AD7356 的外圍電路圖 [12]。 典型電 路設(shè)計(jì) 基于 AD7356 的模數(shù)轉(zhuǎn)換電路 模數(shù)轉(zhuǎn)換器在信號(hào)采集系統(tǒng)中有著舉足輕重的作用，它直接影響著輸入到FPGA 信號(hào)的精度與速度。 EP1C20F400I7 特點(diǎn) [11]： ? 邏輯單元 20xx0 ? 最大用戶 IO 數(shù) 301 個(gè) ? M4K RAM 塊 64 個(gè)（每個(gè) M4K 為 4K，本設(shè)計(jì)可配置為 256*16） ? 內(nèi)部存儲(chǔ)容量 294912Bits ? PLL 數(shù)量 2 個(gè) FPGA 的配置電路 （ 1） FLASH 存儲(chǔ)器 在 EP1C20F400I7 內(nèi)部只存在 RAM 存儲(chǔ)塊，掉電內(nèi)容丟失，因此不能存儲(chǔ)程序。由于高頻電源的各種特殊性，所以在進(jìn)行具體的采集系統(tǒng)設(shè)計(jì)時(shí)，需要針對(duì)不同性 質(zhì)、不同環(huán)境下的信號(hào)進(jìn)行有針對(duì)性的設(shè)計(jì)，但大致的整個(gè)調(diào)理流程基本一致，如圖 41 所示 。 本章小結(jié) 本章主要介紹了電除塵器高頻電源的控制系統(tǒng)。 （ 2）風(fēng)機(jī)狀態(tài)。 而本電 源需要采集的數(shù)字量針對(duì)不同電廠的需求而不同，因?yàn)樵诓糠蛛姀S需要對(duì)高壓電源部分和低壓振打部分進(jìn)行整合，而低壓振打部分的采集信號(hào)都為數(shù)字信號(hào)。將 PT100 探頭伸入頂