【正文】 .................................................................................... 23 CMC 總線硬件設(shè)計(jì) .................................................................................................. 24 5 多核系統(tǒng)的 CMC 功能模塊 .................................................................................................. 28 VB 實(shí)現(xiàn)握手功能函數(shù) ............................................................................................... 28 創(chuàng)建窗體 .......................................................................................................... 28 準(zhǔn)備握手函數(shù) .................................................................................................. 28 運(yùn)行握手程序 .................................................................................................. 30 測(cè)試運(yùn)行結(jié)果分析 .......................................................................................... 31 C++上實(shí)現(xiàn)功能模塊 .................................................................................................. 31 主要內(nèi)容 .......................................................................................................... 31 功能函數(shù) .......................................................................................................... 32 流程圖 .............................................................................................................. 34 如何實(shí)現(xiàn) CMC 功能 ....................................................................................... 37 6 測(cè)試 ...................................................................................................................................... 38 測(cè)試握手讀寫功能模塊 ............................................................................................ 38 結(jié)果分析 .................................................................................................................... 44 總 結(jié) ........................................................................................................................................ 45 致 謝 ........................................................................................................................................ 46 參考文獻(xiàn) .................................................................................................................................. 47 附錄 A 英文文獻(xiàn) ..................................................................................................................... 48 附錄 B 中文文獻(xiàn) ..................................................................................................................... 52 附錄 C 程序代碼 ..................................................................................................................... 55 沈陽理工大學(xué)學(xué)士學(xué)位論文 1 1 緒論 課題研究背景和意義 CMC( Core Memory Core) 總線是為多核處理器或眾核處理器的內(nèi)部通信設(shè)計(jì)的一種高效解決方案。隨著多核系統(tǒng)中核的數(shù)目不斷增加，等待時(shí)間變長(zhǎng)，多核處理器的軟件開銷加大。 沈陽理工大學(xué)學(xué)士學(xué)位論文 2 課題主要內(nèi)容 該設(shè)計(jì)模仿一根 OC 門的握手線，實(shí)現(xiàn)兩個(gè)核的握手協(xié)議，給多核研究平臺(tái)提供一個(gè)仿真核間通信手段。 多核技術(shù)的產(chǎn)生 40 多年前， Intel 的創(chuàng)始人戈登摩爾先生根據(jù)計(jì)算機(jī)處理器發(fā)展的規(guī)律，總結(jié)出了至今在計(jì)算機(jī)硬件領(lǐng)域中非常著名的摩爾定律： “電腦芯片上的晶體管的數(shù)量每 1 8 個(gè)月將翻一番 ”。及時(shí)提供給社會(huì)有關(guān)人士研究。 nVIDIA 首席科學(xué)家 David Kirk 曾抱怨多核心處理器給游戲開發(fā)人員帶來了巨大的編程困難。而且造成巨大的生產(chǎn)成本，其成品性價(jià)比也非常低。 多核處理器的提出 上一節(jié)已經(jīng)講到：隨著單核 CPU 在處理系統(tǒng)能力上，體現(xiàn)出來的性能瓶頸，并暴露出許許多多的局限，下面，我們自然而然的引入多核處理器概念，多核處 理器能帶來許多，讓用戶很滿意的性能優(yōu)勢(shì)，在很多關(guān)鍵處理需求上讓用戶喜悅，比如說：系統(tǒng)安全性和虛擬技術(shù)等方面起到至關(guān)重要作用。多核處理器存在的主要問題：因?yàn)閱?沈陽理工大學(xué)學(xué)士學(xué)位論文 6 片多核處理器系統(tǒng)的資源都是采用劃分方式的，如果當(dāng)沒有足夠多的線程時(shí)。 第三，在能耗方面，多核處理器相對(duì)于傳統(tǒng)的的單核處理器其功耗小得多。主要不同就是異構(gòu)多核處理器是專用處理器。 設(shè)計(jì)和驗(yàn)證周期短：微處理器廠商一般采用現(xiàn)有的成熟單核處理器作為處理器核心，從而可縮短設(shè)計(jì)和驗(yàn)證周期，節(jié)省研發(fā)成本。這種結(jié)構(gòu)只能同時(shí)允許一個(gè)核的 L1 Cache 與 L2 Cache 進(jìn)行交互。在報(bào)文轉(zhuǎn)發(fā)中，依照路由算法決定報(bào)文在網(wǎng)絡(luò)結(jié)構(gòu)中傳輸?shù)穆窂健⒎较?、距離。隨著多核系統(tǒng)中核的數(shù)目不斷增加，等待時(shí)間變長(zhǎng)，多核處理器的軟件開銷加大。該總線特點(diǎn)是只用了一根握手線，簡(jiǎn)單的硬件邏輯，并為軟件提供必要的控制接口，可實(shí)現(xiàn)多核處理器核間的高效通信。 當(dāng)前，多核多線程處理器正在穩(wěn)步發(fā)展，相關(guān)的一些核心技術(shù)，也正逐漸 成熟。隨著各類大型、巨型的大批量生產(chǎn)和投入使用，在理論上，單芯片多核處理器的功耗方面，急需要專業(yè)人員加大投入進(jìn)行更多的優(yōu)化和改進(jìn)。 沈陽理工大學(xué)學(xué)士學(xué)位論文 13 3 C++語言概述 ++語言簡(jiǎn)介 ++語言的發(fā)展 C 語言是貝爾實(shí)驗(yàn)室于 20 世紀(jì) 70 年代初研制出來的，后來又被多次改進(jìn)，并出現(xiàn)了多種版本。 ISO 標(biāo)準(zhǔn)于 1997 年11 月 4 號(hào)經(jīng)投票正式通過。 C++語言的特點(diǎn) 1 優(yōu)越的性能 其性能有兩個(gè)方面：算法速度和機(jī)器代碼效率。然而，由 Visual C++提供的所有工具都產(chǎn)生 C++，而不是 C。為保持這種兼容性， C++也支持面向過程的程序設(shè)計(jì)，因此 C++不是一個(gè)純正的面向?qū)ο笳Z言。編寫 C++程序時(shí)必須遵循C++語言的編程原則。 （ 4）任何函數(shù)中可以有多條語句。作為程序的入口只能是 main()函數(shù)。如果沒有，則通過程序跟蹤方法，觀察程序是否按預(yù)期的流程運(yùn)行，程序中某些變量的值是否如預(yù)期的那樣改變，從而判定出錯(cuò)的具體原因和位置，再加以糾正。 Visual C++ 的 沈陽理工大學(xué)學(xué)士學(xué)位論文 17 集成開發(fā)環(huán)境如圖 所示。 Visual C++ 提供了許 多向?qū)?，可以極大地節(jié)省應(yīng)用開發(fā)的時(shí)間。此時(shí)選擇 “File”菜單下的 “New”命令項(xiàng)后，會(huì)出現(xiàn)如圖 所示的畫面。 CMC( Core Memory Core) 總線是為多核處理器或眾核處理器的內(nèi)部通信設(shè)計(jì)的一種高效解決方案。兩種總線握手方式相同，握手線略有不同。 CMC 總線上的各個(gè)核通過握手信號(hào)競(jìng)爭(zhēng)總線，獲得總線控制權(quán)的核稱為占線核，一旦該核獲得總線控制權(quán)，軟件就可以啟動(dòng)一次數(shù)據(jù)傳送。如果 DMA 操作與某核的 L1 Cache 缺頁操作同時(shí)發(fā)生時(shí)，很難預(yù)防數(shù)據(jù)沖突，保證數(shù)據(jù)的完整性與一致性。 2) 如果其他核此時(shí)已獲得了該總線的控制權(quán)，則握手線被拉低為 0， Core1 的 Y1 沈陽理工大學(xué)學(xué)士學(xué)位論文 24 寄存器就為 0，此次請(qǐng)求總線失敗。長(zhǎng)總線通信比短總線通信具有更高的優(yōu)先級(jí)。若核對(duì)緩存進(jìn)行讀操作， W/珚 R 置為 0，從緩存 M的系統(tǒng)時(shí)鐘產(chǎn)生 EN 信號(hào)， EN 信號(hào)上跳沿將驅(qū)動(dòng)緩存 M 的 ac 加一計(jì)數(shù)，同時(shí)驅(qū)動(dòng)核模塊的 dc 減一計(jì)數(shù)。當(dāng)核從緩存中讀出數(shù)據(jù)時(shí)，如果 EN 信號(hào)是從核中發(fā)出的，EN 從核傳送到緩存的時(shí)間為 TL，數(shù)據(jù)從緩存到核的延時(shí)也為一個(gè) TL，鎖存信號(hào) EN與 WR_DATA 總線信號(hào)在多核處理器內(nèi)部傳輸延時(shí)時(shí)間差為 2TL 數(shù)量級(jí) ,如果 EN 信號(hào)是從緩存中發(fā)出的 ,鎖存信號(hào) EN 與 WR _DATA 總線信號(hào)是同方向傳送的 ,它們的內(nèi)部傳輸延時(shí)時(shí)間相差就為 △TL 數(shù)量級(jí)。核 1 放棄占用 M，此時(shí) M 空，核 2 申請(qǐng)占用M，并成功，此時(shí)核 1 請(qǐng)求占用 M，占用不成功。 圖 VB 上實(shí)現(xiàn)握手程序 沈陽理工大學(xué)學(xué)士學(xué)位論文 30 運(yùn)行握手程序 運(yùn)行程序，如圖 所示 。 沈陽理工大學(xué)學(xué)士學(xué)位論文 26 圖 CMC 總線核部分硬件結(jié)構(gòu)圖 表 核部分的硬件結(jié)構(gòu)內(nèi)部信號(hào)說明表 名稱 說明 名稱 說明 core_clk 核內(nèi)系統(tǒng)時(shí)鐘 ram_ac0 緩存 M地址計(jì)數(shù)器初值 en_in 數(shù)據(jù)有效信號(hào) core_ac0 核內(nèi)地址計(jì)數(shù)器初值 core_ac 核地址計(jì)數(shù)器 core_de0 核內(nèi)數(shù)據(jù)計(jì)數(shù)器初值 core_dc 核數(shù)據(jù)計(jì)數(shù)器 wr_flag 讀寫標(biāo)志位 單口 ram 核數(shù)據(jù)存儲(chǔ)區(qū) ale_out 狀態(tài)機(jī)輸出地址數(shù)據(jù)區(qū)分位 handshake_flage 狀態(tài)機(jī)啟動(dòng)標(biāo)志位 wr_out 狀態(tài)機(jī)輸出讀寫狀態(tài)位 圖 描述的是整個(gè) CMC 總線中間緩存部分的硬件結(jié)構(gòu)圖，圖中的虛線框表示的是三態(tài)門，圖中各個(gè)硬件部分的作用在表 中做出說明。 圖 CMC 總線信號(hào)圖 沈陽理工大學(xué)學(xué)士學(xué)位論文 25 表 CMC 總線硬件結(jié)構(gòu)信號(hào)說明 信號(hào)名 說明 信號(hào)方向 位寬 /bit 信號(hào)強(qiáng)弱 WR_DATA 地址數(shù)據(jù)總線 雙向 8 弱下拉 W/R 讀寫標(biāo)志位 核到中間緩存 1 弱下拉 EN 鎖存數(shù)據(jù)脈沖線 雙向 1 弱下拉 ALE 地址鎖存允許線 雙向 1 弱下拉 HANKSHAKE 握手信號(hào) 核到核 1 弱下拉 一旦某核成為占線核，占線核通過 CMC 總線的猝發(fā)式傳送模式傳送數(shù)據(jù)。 占線核使用完總線后，