【正文】 別 元和 1元兩種，考慮找零。 復位信號（ reset）：上升沿觸發(fā)，按下后自動回到初始狀態(tài)。 （ 1） fsm的設計 根據(jù)所設方案的要求， 設計了 18 種狀態(tài)，其狀態(tài)機如下 圖 所示 ： 圖 狀態(tài)機 設計圖 /state machine viewer 圖 其中各個狀態(tài)的轉換遵循 ：（ 輸入標號如下： 1— 投 元， 2— 投 ， 3—取消， 4— 買純凈水， 5— 買可樂 ,6— 復位 。 即仿真結果符合現(xiàn)實中的購買過程。輸出：在 到 里 num(投幣顯示 )由 0H變化到 5H，二進制表示為 0000~0101，對照狀態(tài)編碼可知為 元，恰好驗證了前面 state 的正確性，當遇到 cancel 信號， c3(找零信號 )由 1 變到 5，對應編碼為 0101，表示找零 元，也即取消操作 。在投完幣之后從 ns到 給出 coke(買可樂 )信號。 “ 5 角和 1 元硬幣混合 購買 ” 仿真 與分析 （ 1） 買 water 投入 5 角硬幣和 1 元硬幣購買 water 的仿真如下圖 所示： 圖 投入 5 角硬幣和 1 元硬幣購買 water 輸入： clk(系統(tǒng)時鐘信號 )高電平 有 效，從 到 這段時間，投入 5 角硬幣 (coin5)，在 到 里投入 1 元硬幣， state(狀態(tài) )由 0 變到03，說明投入的實際總幣值為 元。 （ 3） 取消操作 投入 5 角硬幣和 1 元硬幣取消操作的仿真如下圖 所示： 圖 投入 5 角硬幣和 1 元硬幣取消操作 輸入： clk(系統(tǒng)時鐘信號 )高 電平 有 效，從 到 這段時間以及 到 里，投入 5 角硬幣 (coin5)，在 到 里投入 1 元硬幣， state(狀態(tài) )由 0 變到 06，說明投入的實際總幣值為 元。 通過本學期課程設計的學習，我從中學習到了很多東西，對可編程邏輯器件，Verilog HDL 語言， Max+Plus II 軟件有了一定的了解，尤其是用 Verilog HDL語言編程和仿真。 reg[4:0]state。 //若輸入是 1元硬幣則跳轉到 00010 else state=539。b01101。 else if(water) state=539。b00110。b00011。b00110:begin if(coin5) state=539。 else state=539。b01100。b01000:begin state=539。 else if(coin10) state=539。 else state=539。b01100。b01100:begin state=539。 end 539。b00000。b00。 c3=339。b000。 end 539。b00101:begin num=339。b100。 g2=239。b01。 c3=339。b001。 end 539。b01101:begin num=339。b000。 g2=239。b00。 c3=339。b10001:begin num=339。 end 539。b010。 c3=339。b01。 g2=239。b101。b01001:begin num=339。 end 539。b000。 c3=339。b01。 g2=239。b010。b00001:begin num=339。 end endcase end end //幣值顯示狀態(tài)語句判定完畢 always (state) //開始輸出飲料信號和找零信號的狀態(tài)輸出判定 begin case(state) 539。b10000:begin state=539。b00000。b10000。b01010。 else if(coke) state=539。b00000。b10000。b01010。 else if(water) state=539。 end 539。b00101。 else state=539。b00010:begin if(coin5) state=539。b00010。b00000:begin if(coin5) state=539。 output num,g2,c3。 5 小 結 本課程設計 要求基于可編程邏輯器件，使用硬件描述語言 Verilog HDL編寫一個自動售貨機 芯片，并用 Max+Plus II 軟件進行仿真。 （ 2） 買 coke 投入 5 角硬幣和 1 元硬幣購買 coke 的仿真如下圖 所示： 圖 投入 5 角硬幣和 1 元硬幣購買 coke 輸入： clk(系統(tǒng)時鐘信號 )高電平 有 效，從 到 這段時間，投入 5 角硬幣 (coin5)，在 到 里投入 1 元硬幣， state(狀態(tài) )由 0 變到07，說明投入的實際總幣值為 元。 （ 3） 取消操作 投入 1 元硬幣取消操作的 仿真如下圖 所示： 圖 投入 1 元 硬幣取消操作 輸入： clk(系統(tǒng)時鐘信號 )高電平 有 效，從 開始到 這段時間里，當依次投入 1 元 硬幣 (coin10)， state(狀態(tài) )由 0 變到 06， 說明投入的實際總幣值為 元。在投完幣之后從 給出 water(買水 )信號。此時 滿足了 （總額） （可樂 單價） =0（找零），此時 state 在售出 coke 之后由 09 變?yōu)?00初始狀態(tài)。 4 自動售貨機的仿真 在現(xiàn)實中 自動售貨機的狀態(tài)繁多， 參見圖 ， 故 此次設計， 僅列 舉 三種最具代表性的仿真波形， 分別為“ 5角硬幣購買”、“ 1元硬幣購買”、“ 5角和 1元硬幣混合購買”， 每種情況分三個 波形討論。 輸出變量： 顯示信號（ num）：顯示投入的幣額。因為幣值只考慮 5 角和 1 元的情況，因此可以分別用兩個輸入端代替。 Max+Plus II 的時序分析程序可以計算點到點的器件延時，確定器件引腳上的建立時間和保持時間要求，還可計算最高時鐘頻率。它提供豐富的庫單元供設計者使用，包括 74 系列的全部器件、多種特殊的邏輯宏功能（ macrofunction）和參數(shù) 化功能模塊（ LPM: Library of Parameterized Modules），但更為重要的是 Max+Plus II 還提供了原理圖輸入多層次設計功能，使得用戶能設計更大規(guī)模的電路系統(tǒng)，以及使用方便、精度良好的時序仿真器。 作為 IEEE 標準 ， Verilog HDL 成為硬件描 述語言的業(yè)界標準之一，并 得到眾多 EDA 公司的支持 ， 在電子工程領域 ， 已成為事實上的通用硬件描述語言。而 隨著集成電路和計算機技術的飛速發(fā)展，電子設計自動化已經發(fā)展成為可以代替設計者完成電子系統(tǒng)設計的重要工具。它能夠根據(jù)投入的錢幣自動復活的機器， 是商業(yè)自動化的常用設備，不受時間、地點的限制，能節(jié)省人力、方便交易。推動該潮流發(fā)展的決定性因素 之一 就是使用了現(xiàn)代化的設計工具。是一種全新的商業(yè)零售形式，又被稱為 24 小時營業(yè)的微型超市。 在本次設 計中，系統(tǒng)開發(fā)平臺為 MAX+plusⅡ ，硬件描述語言是 Verilog HDL。 MAX + plus Ⅱ 。在 Max+plusⅡ 上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，