【正文】 MPU RAM ROM I/O接口 外設(shè) AB DB CB 哈佛體系結(jié)構(gòu) DSP 程序 數(shù)據(jù) I/O接口 外設(shè) 程序地址 數(shù)據(jù)讀地址 數(shù)據(jù)寫地址 程序讀總線 數(shù)據(jù)讀總線 程序 /數(shù)據(jù)寫 數(shù)據(jù) 程序 馮 ?諾依曼體系結(jié)構(gòu) 16 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 典型的控制信號 ? 總線的控制信號 ?存儲器寫信號 ?存儲器讀信號 ?I/O寫信號 ?I/O讀信號 ?總線請求信號 ?總線授予信號 ?中斷請求信號 ?中斷應(yīng)答信號 ?時鐘信號 ?復(fù)位信號 17 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線隔離與驅(qū)動 ? 不操作時把功能部件與總線隔離 ?同一時刻只能有一個部件發(fā)送數(shù)據(jù)到總線上 ? 提供驅(qū)動能力 ?數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動多個部件 ? 提供鎖存能力 ?具有信息緩存和信息分離能力 18 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線電路中常用器件 ? 三態(tài)總線驅(qū)動器 ?驅(qū)動、隔離 ?單向、雙向 A 0 B 0 8286 OE T A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 19 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 鎖存器 ? 信息緩存（有時也具有驅(qū)動能力） ? 信息分離（地址與數(shù)據(jù)分離） STB DI0 DI1 直通 保持 高阻 DO0 DO1 DO 0 DO 1 DO 2 DO 3 DO 4 DO 5 DO 6 DO 7 STB V CC 8282 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 DI 1 DI 2 DI 3 DI 4 DI 5 DI 6 DI 7 OE GND DI 0 OE 20 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機系統(tǒng)的三總線結(jié)構(gòu) CLKREA DYR E S E TMXMN/ MIO /RDWRRDT/DENA L E70 ADAD ～198 AA ～ 8 2 8 2鎖 存 器( 1 、 2 或 3 )STBOE8 2 8 6收 發(fā) 器( 1 )8 2 8 4 時 鐘RESRDY等 待 狀 態(tài)發(fā) 生 器CCVINTAGNDA D D R / D A T AOETDAT A地 址 總 線數(shù) 據(jù) 總 線C P UCCVGND21 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 最小模式總線連接 22 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 M/IO 高 M 低 IO CLK T1 T2 T3 T4 A15~0 ALE A19~A16/S6~S3 S6 ~ S3 A19~A16 AD15~AD0 A15 ~ 0 D15~ 0 CPU讀存儲器 /IO的時序圖 RD DT/R DEN 23 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機系統(tǒng)三總線 地 ＋ 5V 讀寫控制 讀寫控制 讀寫控制 CSH 奇地址存儲體 8284 時鐘 發(fā)生器 RESET READY CB D7 ~ D0 D15 ~ D8 DB CSL 偶地址存儲體 CS I/O 接口 AB A0 A1 ~ A19 BHE STB OE 8282 鎖存器 CPU MN/MX INTA RD CLK WR READY M/IO RESET ALE BHE A19A16 AD15AD0 DEN DT/R T OE 8286 收發(fā)器 AD15 ~ AD0 24 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 單 CPU系統(tǒng) 8086讀操作 總線周期時序 25 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 單 CPU系統(tǒng) 8086寫操作 總線周期時序 26 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 比較讀/寫區(qū)別 27 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線的性能指標 ? 總線 時鐘頻率 ：總線上的時鐘信號頻率 ? 總線寬度 ：數(shù)據(jù)線、地址線寬度 ? 總線速率 ：總線每秒所能傳輸數(shù)據(jù)的最大次數(shù)。 ? 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： AMBA高性能總線 AHB， AMBA高性能系統(tǒng)總線 ASB和AMBA 高性能外設(shè)總線 APB。地址傳送階段傳送的是地址與控制信號，這個階段只持續(xù)一個時鐘周期，在 HCLK 的上升沿數(shù)據(jù)有效，所有的從模塊都在這個上升沿采樣地址信息。 ?地址譯碼并且生成一個外部選擇信號 PSELx，在一次傳輸期間只有一個選擇信號有效 . ?寫傳送時驅(qū)動數(shù)據(jù)到 APB總線上 。 03:54:0703:54:0703:54Monday, February 27, 2023 ? 1乍見翻疑夢，相悲各問年。 03:54:0703:54:0703:542/27/2023 3:54:07 AM ? 1成功就是日復(fù)一日那一點點小小努力的積累。 上午 3時 54分 7秒 上午 3時 54分 03:54: ? 楊柳散和風(fēng)，青山澹吾慮。 2023年 2月 上午 3時 54分 :54February 27, 2023 ? 1業(yè)余生活要有意義，不要越軌。 03:54:0703:54:0703:54Monday, February 27, 2023 ? 1知人者智，自知者明。 2023年 2月 27日星期一 上午 3時 54分 7秒 03:54: ? 1楚塞三湘接，荊門九派通。 2023年 2月 上午 3時 54分 :54February 27, 2023 ? 1行動出成果，工作出財富。有效時，表明探測完成，無效時，表明探測結(jié)果仍未確定 ? 邊界掃描信號 ? TDI，數(shù)據(jù)輸入 ? TDO，數(shù)據(jù)輸出 ? TCK，時鐘 ? TMS，模式選擇 ? TRST，復(fù)位 80 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 PCI總線命令表 C/BE[3:2] 命令類型說明 0 0 0 0 中斷應(yīng)答 （ 中斷識別 ） 0 0 0 1 特殊周期 0 0 0 0 I/O讀 （ 從 I/O口地址中讀數(shù)據(jù) ） 0 0 1 1 I/O寫 （ 向 I/O口地址空間寫數(shù)據(jù) ） 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存儲器讀 （ 從內(nèi)存空間映像中讀數(shù)據(jù) ） 0 1 1 1 存儲器寫 （ 從內(nèi)存空間映像中寫數(shù)據(jù) ） 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置讀 1 0 1 1 配置寫 1 1 0 0 存儲器多行讀 1 1 0 1 雙地址周期 1 1 1 0 存儲器讀一行 1 1 1 1 存儲器寫并無效 ]0:3[C/BE [m1]這個也是多了冒號 81 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 PCI總線讀時序 ? 突發(fā)讀時序，可連續(xù)多字節(jié)操作 CL K F RA ME AD A DDRES S DA T A 1 DA T A 2 DA T A 3 B yte Enable BUS CMD C/ BE I RD Y I RD Y DEVEL 地址期 數(shù)據(jù)期 數(shù)據(jù)期 數(shù)據(jù)期 1 2 3 4 5 6 7 8 82 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計