【正文】 ehav OF adc IS TYPE states IS(st0,st1,st2,st3,st4)。 COM:PROCESS(current_state,EOC)BEGIN CASE current_state IS WHEN st0=ALE=39。 next_state=st1。039。OE=39。039。 WHEN st4=ALE=39。 next_state=st0。 END IF。 END behav。 圖 選擇 ROM 控制線、地址線和數(shù)據(jù)線窗口 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 28 （ 3）單擊 Next 按鈕 出現(xiàn) 圖 的 界面。七段數(shù)碼管結(jié)構(gòu) 如圖 所示 ： abcdefg 圖 七段數(shù)碼管 七段數(shù)碼管有共陰極和共陽(yáng)極接地兩種接法。 WHEN0001=LED7S=1111001。 WHEN1001=LED7S=0010000。相應(yīng)管腳必須吻合。 MAX6675 芯片 的 主要特性如下： （ 1） 簡(jiǎn)單的 SPI 串行口溫度值輸出； （ 2） 0℃ ～ +1024℃ 的測(cè)溫范圍； 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 33 （ 3） 12 位 串行輸出 ； （ 4） 片內(nèi)冷端補(bǔ)償； （ 5） 高阻抗差動(dòng)輸入； （ 6） 單一 +5V的 電源 電壓 （ 7） 低功耗特性； （ 8） 工作溫度范圍 20℃ ～ +85℃ ； 該器件采用 8 引腳 SO 貼片封裝， 引腳排列如圖 所示。熱電偶輸出的熱電勢(shì)經(jīng)低噪聲放大器 A1 放大，再經(jīng)過 A2電壓跟隨器緩沖后，被送至 ADC 的輸入端。 A/D 轉(zhuǎn)換電路將熱電偶信號(hào) EAB (t， t0)與溫度補(bǔ)償電路的補(bǔ)償信號(hào) EAB(t0 ， 0)相內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 34 加 后得到 EAB(t， 0)， 再進(jìn)行模擬量到數(shù)字量的轉(zhuǎn)換 ， 以 12 位串行方式從引腳 SO 上輸出。 6．總體模塊原理圖 見附錄 C 基于 MAX6675 的 熱電偶溫度巡檢儀設(shè)計(jì) 系統(tǒng)硬件設(shè)計(jì) 由于部分硬件設(shè)計(jì)在兩種方案中共同用到，故在此只介紹此方案特有硬件。 七段譯碼器的外部接口如圖 所示。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 31 WHEN0101=LED7S=0010010。 ENTITY led7s IS PORT( A:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 圖 完成 LPM_ROM 定制窗口 定制后的符號(hào)如 圖 所示 ： 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 29 圖 ROM 符號(hào) 4． 七段譯碼顯示模塊 在數(shù)字系統(tǒng)中，常常將譯碼輸出顯示為十進(jìn)制數(shù)字或其他符號(hào)。 在 Tools 菜單中選擇 Mega Wizard PlugIn Manager， 長(zhǎng)生 如圖 所示 的界面 ，選擇 Create a new custom… 項(xiàng)，即定制一個(gè)新的模塊。AND LOCK39。 REG:PROCESS(CLK) BEGIN IF(CLK39。LOCK=39。039。)THEN next_state=st3。START=39。039。LOCK=39。 BEGIN ADDA=39。 ADDA:OUT STD_LOGIC。如圖 所示： 圖 ADC0809 模塊 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 24 程序如下： LIBRARY IEEE。由狀態(tài)圖也可以看到，在狀態(tài) st2 中需要對(duì) 0809 工作內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 23 狀態(tài)信號(hào) EOC 進(jìn)行測(cè)試，如果為低電平，表示轉(zhuǎn)換沒有結(jié)束，仍需要停留在 st2 狀態(tài)中等待，直到變成高電平后才說明轉(zhuǎn)換結(jié)束，在下一時(shí) 鐘脈沖到來時(shí)轉(zhuǎn)向狀態(tài) st3。 END PROCESS。 sel:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 3）系統(tǒng)級(jí)特點(diǎn)：支持多電壓 I/O 接口；在 FLEX10K 器件中允許輸入引腳的電壓為 ，在 FLEX10KB 器件中允許輸入的引腳電壓為 ；低功耗；內(nèi)置 JTAG邊界掃描測(cè)試電路。 FLEX10K 具有高密度和易于在設(shè)計(jì)中實(shí)現(xiàn)復(fù)雜宏函數(shù)與存儲(chǔ)器的特點(diǎn)，因此可以適應(yīng)系統(tǒng)級(jí)設(shè)計(jì)的要求。橋臂電阻 R1， R2， R3 和限流電阻 Rs的阻止幾乎不隨溫度變化， Rou 為銅電阻，其電阻值隨溫度升高而增大。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。 REF（ +）、 REF（ ） ：基準(zhǔn)電壓 。 ADDA、 ADDB、 ADDC： 3 位地址輸入線，用于選通 8 路模擬輸入中的一路 。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) 17 有上述分析可知：該電路對(duì)信噪比具有改善作用，因電路對(duì)差模信號(hào)具有較大的放大作用，其增益遠(yuǎn)大于共模分量；決定差模信號(hào)放大的電阻 R R3 和 R4 對(duì)共模抑制比沒有影響，但 R1 和 R4 的失配會(huì)造成差模增益失配，因此， R R3 和 R4 的精度應(yīng)為 1%，以便得到最佳穩(wěn)定性；該電路對(duì)共模輸入信號(hào)，即溫漂或噪聲，沒有放大作用，因此其輸入漂移和噪聲較小。 3． 顯示電路 此方案采用共陽(yáng) 極 接法的七段 LED 數(shù)碼管顯示。由于熱電極材料具有較好的高 溫抗氧化性，可在氧化性或中性介質(zhì)中長(zhǎng)時(shí)間地測(cè)量 900℃以下的溫度。 我國(guó)從 1988 年 1 月 1 日起，熱電偶和熱電阻全部按 IEC 國(guó)際標(biāo)準(zhǔn)生產(chǎn)，并指定 S、B、 E、 K、 R、 J、 T 七種標(biāo)準(zhǔn)化熱電偶為我國(guó)統(tǒng)一設(shè)計(jì)型熱電偶。 冷端溫度補(bǔ)償采用 電橋補(bǔ)償 電路。 其工作過程為 ： 主機(jī)發(fā)出一個(gè)脈沖 ， 待“ 0”電平大于 480us 后 ， 復(fù)位 DS18B20,在 DS18B20 所發(fā)響應(yīng)脈沖由主機(jī)接收后 ， 主機(jī)再發(fā)讀 ROM 命令代碼 33H， 然后發(fā)一個(gè)脈沖 (≥ 15us)， 并接著讀取 DS18B20 序列號(hào)的一位。 方案二： 巡檢系統(tǒng) 如圖 所示， 主要由微控制芯片 AT89C2051 和數(shù)字溫度傳感器 DS18B20構(gòu)成。有專家認(rèn)為 ,在新的世紀(jì)中 ， VHDL 與 Verilog 語言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 （ 2） 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器 件稱為 FPGA， 如 Xilinx 的SPARTAN 系列、 Altera 的 FLEX10K 或 ACEX1K 系列等。 時(shí)序仿真 在編程下載前必須利用 EDA 根據(jù)對(duì)適配生成的結(jié)果進(jìn)行模擬測(cè)試，就是所謂的仿真。 綜合 一般來說，中和是僅對(duì) HDL 而言的。 原理圖輸入法類似與傳統(tǒng)電子設(shè)計(jì)方法的原理圖編輯輸入方式，即在 EDA 軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。 4． FPGA 存在的主要缺點(diǎn)有： （ 1）信號(hào)傳輸延遲時(shí)間不是確定的且速度慢。 2． FPGA 的基本機(jī)構(gòu)及特點(diǎn) FPGA 由若干獨(dú)立的可編程邏輯模塊組成。與單片機(jī)系統(tǒng)開發(fā)相比 ， 利用 EDA 技術(shù)對(duì) FPGA/CPLD 的開發(fā)，通常是一種借助于軟件方式的純硬件開發(fā)，因此可以通過這種途徑進(jìn)行所謂專用集成電路(ASIC)開發(fā)，而最終的 ASIC 芯片，可以是 FPGA/CPLD，也可以是專制的門陣列掩模芯片， FPGA/CPLD 只起到硬件仿真 ASIC 芯片的作用。這個(gè)時(shí)期微電子技術(shù)以驚人的速度發(fā)展 ， 其工藝已達(dá)到深亞微米級(jí) ， 在一個(gè)芯片上可集成幾百萬只仍至上千萬只晶體管。根據(jù)電子設(shè)計(jì)的發(fā)展特征 ， EDA 技術(shù)的發(fā)展過程可劃分為四個(gè)階段 ： 第一階段起始于 60 年代中期 ， 人們開始 用計(jì)算機(jī)設(shè)計(jì)印刷電路板 PCB(Printed CircuitBoard)設(shè)計(jì) ， 產(chǎn)生了電子 CAD 概念 ， 標(biāo)志著電子 CAD 技術(shù)的誕生。 在確保數(shù)據(jù)的安全性、完整性的同時(shí) ， 管理者直接面對(duì)生產(chǎn)現(xiàn)場(chǎng) ， 并根據(jù)現(xiàn)場(chǎng)的實(shí)際作業(yè)信息及時(shí)發(fā)出指令 ， 進(jìn)行全局統(tǒng)籌調(diào)度與協(xié)調(diào) 。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明書 (畢業(yè)論文 ) III 目 錄 摘要 ............................................................................................................................................. I Abstract.......................................................................................................................................II 第一章 引 言 ............................................................................................................................ 1 研究背景 .................................................................................................................... 1 溫度巡檢儀發(fā)展概況 ................................................................................................ 1 研究意義 .................................................................................................................... 1 第二章 EDA 技術(shù)介紹 ............................................................................................................. 3 電子設(shè)計(jì)自動(dòng)化 （ EDA） 技術(shù)概述 ........................................................................ 3 電子設(shè)計(jì)自動(dòng)化 （ EDA） 技術(shù) .................................................................... 3 可編程邏輯門陳列（ FPGA） ...................................................................... 4 EDA 設(shè)計(jì)流程 ........................................................................................................... 5 設(shè)計(jì)輸入 ........................................................................................................ 6 綜合 ................................................................................................................ 7 適配 ................................................................................................................ 7 時(shí)序仿真 ........................................................................................................ 7 編程下載 ........................................................................................................ 7 硬件測(cè)試 ........................................................................................................ 8 VHDL 硬件描述語言介紹 ........................................................................................... 8 第三章 溫度巡檢儀總體方案設(shè)計(jì) .......................................................................................... 9 基于單片機(jī)的溫度巡檢儀 ..........