現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)研討-文庫(kù)吧在線文庫(kù)
【正文】 18 1Si n g l e M a s k G A 2 . 5 1 2 . 5 0 . 7F PG A 0 . 4 4 . 5 0 . 2 5 未來(lái)可能達(dá)到的水平 Die Area: cm Voltage: V Technology: ?m 15 times denser than today times power density 5 times clock rate Silicon in 2023 計(jì)算機(jī)體系結(jié)構(gòu) 未來(lái)的熱點(diǎn)之一 Source: Richard Newton 計(jì)算機(jī)體系結(jié)構(gòu) 嵌入式微處理器 ? 什么是嵌入式微處理器 一種可編程處理器，產(chǎn)品的最終用戶不能訪問其編程接口 ,用戶只能通過應(yīng)用程序與其交互 ? 例如 PDA 3COM Palm pilots 原先為嵌入式系統(tǒng)設(shè)計(jì)，后來(lái)將編程接口開放轉(zhuǎn)向通用計(jì)算機(jī)系統(tǒng) 計(jì)算機(jī)體系結(jié)構(gòu) 一些有趣的數(shù)據(jù) ? Intel 4004 是為嵌入式應(yīng)用 (計(jì)算器）設(shè)計(jì) ? 現(xiàn)在的微處理器 – 95% 用于嵌入式系統(tǒng) ? SSH3/4 (Hitachi): best selling RISC microprocessor – 50% 的收入來(lái)源于嵌入式系統(tǒng) ? 應(yīng)用于特定領(lǐng)域的微處理器 – Microcontrollers – DSPs – Media Processors – Graphics Processors – Network and Communication Processors 計(jì)算機(jī)體系結(jié)構(gòu) 嵌入式微處理器的評(píng)價(jià) Flexibility Power Cost Performance as a Functionality Constraint (“JustinTime Computing”) ? Components of Cost – Area of die / yield – Code density (memory is the major part of die size) – Packaging – Design effort – Programming cost – Timetomarket – Reusability 計(jì)算機(jī)體系結(jié)構(gòu) 計(jì)算機(jī)系統(tǒng)基本概念 ? 計(jì)算機(jī)體系結(jié)構(gòu)定義 ? 指令集結(jié)構(gòu) （ Instruction Set Architecture) ? 計(jì)算機(jī)體系結(jié)構(gòu)研究的內(nèi)容 計(jì)算機(jī)體系結(jié)構(gòu) 計(jì)算機(jī)體系結(jié)構(gòu)的定義 ? Computer Architecture = Instruction Set Architecture + Machine Organization + ….. ? Instruction Set Architecuture ... the attributes of a [puting] system as seen by the programmer, . the conceptual structure and functional behavior, as distinct from the anization of the data flows and controls the logic design, and the physical implementation. – Amdahl, Blaaw, and Brooks, 1964 計(jì)算機(jī)體系結(jié)構(gòu) SOFTWARE ? 可編程存儲(chǔ)器組織 ?指令功能 ? 指令集 ?異常的條件 ?數(shù)據(jù)類型和數(shù)據(jù)結(jié)構(gòu)：編碼和表示 ?訪問數(shù)據(jù)和指令的尋址方式 指令集結(jié)構(gòu) 計(jì)算機(jī)體系結(jié)構(gòu) ? 1950s to 1960s: 體系結(jié)構(gòu)課程：計(jì)算機(jī)運(yùn)算器 ? 1970s to 1980s中 : 體系結(jié)構(gòu)課程 :指令集設(shè)計(jì) ? 1990s: 計(jì)算機(jī)體系結(jié)構(gòu)課程： CPU設(shè)計(jì)，存儲(chǔ)系統(tǒng)設(shè)計(jì)， I/O系統(tǒng)設(shè)計(jì)，多處理器，網(wǎng)絡(luò) ? 2023s: 計(jì)算機(jī)體系結(jié)構(gòu)課程：非 VonNeumann 結(jié)構(gòu) , 可重新配置體系結(jié)構(gòu)等。它著眼于機(jī)器級(jí)內(nèi)各事件的排序方式與控制機(jī)構(gòu)、各部件的功能以及各部件間的聯(lián)系。在軟件中做一次乘法需要 200個(gè)周期，而用硬件來(lái)實(shí)現(xiàn)只要 4個(gè)時(shí)鐘周期。但 MFLOPS也并非可靠 ， 因?yàn)椴煌瑱C(jī)器上浮點(diǎn)運(yùn)算集不同 。 ? 核心程序 – 從真實(shí)程序中提取的較短的但很關(guān)鍵的代碼構(gòu)成。 Time to do the task (Execution Time) – execution time, response time, latency 176。 176。 – 計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)的發(fā)展，提高了低端產(chǎn)品的性能。 ? 2023s: Self Adapting Systems? Self Organizing Structures? DNA System/ Quantum Computing? 計(jì)算機(jī)體系結(jié)構(gòu)定義的變化 計(jì)算機(jī)體系結(jié)構(gòu) instruction set software hardware 指令集結(jié)構(gòu) : a Critical Interface 計(jì)算機(jī)體系結(jié)構(gòu) ? Digital Alpha (v1, v3) 199297 ? HP PARISC (, ) 198696 ? Sun Sparc (v8, v9) 198795 ? SGI MIPS (MIPS I, II, III, IV, V) 198696 ? Intel (8086,80286,80386, 197896 80486,Pentium, MMX, ...) 指令集結(jié)構(gòu)舉例 計(jì)算機(jī)體系結(jié)構(gòu) ? 指令類型 – Load/Store – Computational – Jump and Branch – Floating Point ? coprocessor – Memory Manage
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1