bcd-7段數(shù)碼管顯示譯碼器電路設(shè)計(jì)-文庫(kù)吧在線文庫(kù)
【正文】 信號(hào)賦值： architecture rtl of sig is signal a,b : std_logic。 end process 。 以上語(yǔ)句等效為： process(indicator, sig) variable temp : std_logic 。 如改為信號(hào)，則無(wú)法實(shí)現(xiàn)原功能： …… signal temp : std_logic。 轉(zhuǎn)向控制 語(yǔ)句 轉(zhuǎn)向控制語(yǔ)句通過(guò)條件控制開(kāi)關(guān)決定是否執(zhí) 行一條或幾條語(yǔ)句，或重得執(zhí)行一條或幾條語(yǔ)句， 或跳過(guò)一條或幾條語(yǔ)句。 例：用 case 語(yǔ)句描述四選一電路 例： case 語(yǔ)句的誤用 signal value:integer range 0 to 15。 end case 。 if s1=‘1’ then sel:=sel+1。 z1=‘0’。 end case。每一個(gè)敏感 信號(hào)的變化，都將啟動(dòng)進(jìn)程。只要按規(guī)律控制各發(fā)光段的亮、滅，就可以顯示各種字形或符號(hào)。同理，根據(jù)組成0~9這 10個(gè)字形的要求可以列出 8421BCD7段譯碼器的真值表，見(jiàn)表 。數(shù)字顯示譯碼器的種類很多，現(xiàn)已有將計(jì)數(shù)器、鎖存器、譯碼驅(qū)動(dòng)電路集于一體的集成器件，還有連同數(shù)碼顯示器也集成在一起的電路可供選用。 END PROCESS。 進(jìn)程（ process）語(yǔ)句 進(jìn)程（ process）語(yǔ)句最具 VHDL語(yǔ)言特色。 case sel is when 0 =z1=‘1’。 if s3=‘1’ then sel:=sel+4。 z4,z3,z2,z1: out std_logic)。 when 1 = out_1 =‘0’ 。 2）兩個(gè)分支條件不能重疊。 temp=temp xor (sig(2) and indicator(2))。 temp :=temp xor (sig(2) and indicator(2))。 for i in 0 to 3 loop temp:=temp xor (sig(i) and indicator(i))。 end rtl 。 … end process。 ARCHITECTURE {SIGNAL Declarations} label1: PROCESS {VARIABLE Declarations} label2: PROCESS {VARIABLE Declarations} ┇ 4）賦值行為的不同： 信號(hào)賦值延遲更新數(shù)值、時(shí)序電路； 變量賦值立即更新數(shù)值、組合電路。 二、項(xiàng)目計(jì)劃 ? ⑴ 能在 Max+PlusII軟件平臺(tái)上調(diào)試 BCD7段顯示譯碼電路 VHDL程序，并進(jìn)行功能
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1