freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

工程設(shè)計ppt40頁)-文庫吧在線文庫

2025-01-19 06:03上一頁面

下一頁面
  

【正文】 N阱 CMOS工藝,則采用 PMOS管作為差分輸入對管就可避免其襯底偏置效應(yīng)。具體指標如下: ? 采樣頻率: 30Msps ? 分辨率: 10位 ? 功耗: 150mW ? 單端或全差分模擬輸入,輸入信號的最大峰 峰值為 2V ? 工作電壓: 5V ? 3V或 5V邏輯輸出 ? ADC設(shè)計流程 ?? 構(gòu)的確 定 ? 采用上面的所示的結(jié)構(gòu)后,根據(jù)系統(tǒng)結(jié)構(gòu)、其 A/D的其他功能及性能要求,所設(shè)計的芯片總的結(jié)構(gòu)框圖如下: 路設(shè)計 ?? ? 在采樣保持電路中,其關(guān)鍵模塊是運算放大器,經(jīng)過系統(tǒng)分析與仿真,提出了運算放大器的具體要求: ? 該運算放大器的增益大于 70dB ? 功耗小于 20mW ? 輸出電壓的最大擺幅為 3V ? 由于所設(shè)計的運算放大器運用于 10位高速 PIPELINE A/D轉(zhuǎn)換
點擊復制文檔內(nèi)容
電大資料相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1