第三章_fpga結(jié)構(gòu)與配置-文庫(kù)吧在線文庫(kù)
【正文】 快速加法器 , 比較器和計(jì)數(shù)器 DFF 進(jìn)位輸入 (來(lái)自上一個(gè)邏輯單元 ) S1 LE1 查找表 LUT 進(jìn)位鏈 DFF S2 LE2 A1 B1 A2 B2 進(jìn)位輸出 (到 LAB中的下一個(gè)邏輯單元 ) 進(jìn)位鏈 查找表 LUT X康芯科技 (1) 邏輯單元 LE 圖 337 兩種不同的級(jí)聯(lián)方式 “ 與”級(jí)聯(lián)鏈 “ 或”級(jí)聯(lián)鏈 LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LE1 LE2 LEn LE1 LE2 LEn ns ns 16位地址譯碼速度可達(dá) + = ns X康芯科技 (2) 邏輯陣列 LAB是由一系列的相鄰 LE構(gòu)成的 圖 338FLEX10K LAB的結(jié)構(gòu)圖 X康芯科技 (3) 快速通道 (FastTrack) (4) I/O單元與專用輸入端口 圖 339 IO單元結(jié)構(gòu)圖 X康芯科技 ? EAB的大小靈活可變 ? 通過(guò)組合 EAB 可以構(gòu)成更大的模塊 ? 不需要額外的邏輯單元，不引入延遲， EAB 可配置為深度達(dá) 2048的存儲(chǔ)器 EAB 的字長(zhǎng)是可配置的 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 256x16 512x8 X康芯科技 (5) 嵌入式陣列塊 EAB是在輸入、輸出口上帶有寄存器的 RAM塊，是由一系列的嵌入式 RAM單元構(gòu)成。工藝 相當(dāng)于 4,608個(gè)邏輯單元 (LE)* 沒(méi)有 EAB Altera EPF10K100E 相對(duì)管芯尺寸： 181。T R S T 測(cè)試復(fù)位輸入( T e s t R e s e t I nput )低電平有效，異步復(fù)位邊界掃描電路 ( 在 I E E E 規(guī)范中，該引腳可選 ) 。 可配置的 FPGA規(guī)模小，不能用于 SOPC系統(tǒng)配置。器件如ROM、 RAM、 A/D、 D/A、 面包板等 RS23PS/ VGA、 并行口等接插口 插孔 X康芯科技 EDA實(shí)驗(yàn)系統(tǒng) 鍵控與時(shí)鐘等輸入信號(hào)插孔 發(fā)光管、數(shù)碼管、點(diǎn)陣等輸出顯示器件 各種接口器件，如 ROM、 RAM、 A/D、 D/A、面包板等 RS23PS/ VGA、 并行口等 全閉合機(jī)械切換方案 部分切換開(kāi)關(guān) X康芯科技 重配置電子切換方案 X康芯科技 實(shí) 驗(yàn) 單片機(jī)和 EPROM配置 FPGA電路設(shè)計(jì) 根據(jù)圖 357和圖 358設(shè)計(jì)一個(gè)可對(duì) EPF10K20配置的電路 ， 其中的配置文件存儲(chǔ)器可以用 EPROM(如27C512)擔(dān)任 ， 配置控制器用 EPM7128S或 89C51來(lái)?yè)?dān)任 ， 要求 EPROM能放置 4個(gè)配置文件 ， 由 CPLD或單片機(jī)通過(guò)控制 EPROM地址線的方式 ， 根據(jù)接受命令的方式對(duì) FPGA配置不同的配置文件 。 無(wú)法用于實(shí)時(shí)多任務(wù)重配置 X康芯科技 FPGA的 ispFLASH配置器件 EPC2/4/8/16使用方法 X康芯科技 如果沒(méi)有使用 外部上拉電阻， 則必須選擇此項(xiàng) 選擇配置器件 型號(hào)： EPC2LC20 X康芯科技 編 譯！ X康芯科技 編程前，首先 打開(kāi)編程器窗口 然后用鼠標(biāo) 雙擊此文件名 于是彈出編程 文件選擇窗 雙擊此編程 文件名： DAC .POF 這是對(duì) FPGA 的配置文件 X康芯科技 對(duì) EPC2編程文件名 編程器件名 開(kāi)始編程 X康芯科技 EPC2器件 EPC2的編程口 X康芯科技 方案 4:AS端口 FLASH專用器件配置 PC機(jī) Cyclone系列 FPGA EPCSX配置芯片 ByteBlasterII 配置電路 配置 編程 AS配置端口 ByteBlaster(MV)配置電路 ByteBlasterII配置電路 POF硬件購(gòu)建配置文件 Nios工作軟件 Nios嵌入式系統(tǒng) 缺點(diǎn) ： 只適合于 Cyclone系列器件 無(wú)法用于實(shí)時(shí)多任務(wù)重配置 X康芯科技 FPGA 普通單片機(jī) EPROM或 串行 E平方 ROM PS配置端口 DCLK CONF_DONE nCONFIG nSTATUS DATA0 方案 5:PS端口單片機(jī)軟件方式配置 單片機(jī)I/O端口 單片機(jī)軟件配置方案 缺點(diǎn) ： 配置過(guò)程中易受干擾，可靠性低，不能用于可靠性要求高的領(lǐng)域。 加密功能。如果數(shù)據(jù)沒(méi)有被移出時(shí)，該引腳處于高阻態(tài)。 圖 330 PIA信號(hào)布線到 LAB的方式 X康芯科技 (6)I/O控制塊 圖 331EPM7128S器件的 I/O控制塊 X康芯科技 FPGA結(jié)構(gòu)與工作原理 查找表 0000010100000101161RAM輸入A 輸入B 輸入C 輸入D查找表輸出多路選擇器圖 333 FPGA查找表單元內(nèi)部結(jié)構(gòu) 查找表LUT輸入1輸入2輸入3輸入4輸出圖 332 FPGA查找表單元： X康芯科技 ? 一個(gè) N輸入查找表 (LUT， Look Up Table)可以實(shí)現(xiàn) N個(gè)輸入變量的任何邏輯功能，如 N輸入“與”、 N輸入“異或”等。工藝 4,992個(gè)邏輯單元 (LE) 12 個(gè) EAB * 1個(gè) CLB 相當(dāng)于 2 兩個(gè) LE X康芯科技 工藝改進(jìn)促使供電電壓降低 02468101992 1993 1994 1995 1996 1997 1998 1999 2022 2022電壓 V V V V 崩潰電壓 供電電壓 X康芯科技 FPGA/CPLD多電壓兼容系統(tǒng) 內(nèi)核電壓 、 接受 、 或者 輸入 輸出電位 標(biāo)準(zhǔn) Vccio X康芯科技 資料來(lái)源：美國(guó) Altera公司 0%20%40%60%80%100%1992 1993 1994 1995 1996 1997 1998 1999 2022 2022 V V V V 初始設(shè)計(jì)百分比 FPGA/CPLD不同芯核電壓器件流行趨勢(shì) X康芯科技 FPGA/CPLD生產(chǎn)商 ALTERA FPGA： FLEX系列： 10K、 10A、 10KE， EP
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1