serdes總線-文庫(kù)吧在線文庫(kù)
【正文】 技術(shù)——SERDES正在取代傳統(tǒng)并行總線而成為高速接口技術(shù)的主流。目前萬(wàn)兆(OC192)廣域網(wǎng)已在歐美開(kāi)始實(shí)行，(OC48)水平?？墒?，傳統(tǒng)并行總線技術(shù)——PCI卻跟不上處理器和存儲(chǔ)器的進(jìn)步而成為提高數(shù)據(jù)傳輸速率的瓶頸。串行器需要時(shí)鐘產(chǎn)生電路，時(shí)鐘發(fā)生電路通常由鎖相環(huán) (PLL)來(lái)實(shí)現(xiàn)。對(duì)于普通FR4印刷電路板而言，趨膚效應(yīng)和介質(zhì)損耗導(dǎo)致的碼間(intersymbol)干擾是限制背板傳輸速率 和距離的最主要因素。另外，模擬和數(shù)字電路共存于同一硅片上，容易產(chǎn)生電源同步噪聲(SSN)和地 反彈以及信號(hào)串?dāng)_。1~6G+SERDES產(chǎn)品為當(dāng)前高速串行接口標(biāo)準(zhǔn)的主流，5G/ 第二代產(chǎn)品。SAN采用光纖信道技術(shù)，是連接服務(wù)器和存儲(chǔ)設(shè)備的專用網(wǎng)絡(luò)。PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)(PICMG)正在制訂一系列稱之為先進(jìn)電信計(jì)算架構(gòu) (AdvancedTCA)的規(guī)范，包括對(duì)背板、電源、散熱、機(jī)械和系統(tǒng)管理等方面的要求，旨在為下一代電信設(shè)備提供標(biāo)準(zhǔn)化的通用平臺(tái)。 背板PCB是許多系統(tǒng)里面最貴和最大的， 它的實(shí)際尺寸往往是系統(tǒng)機(jī)架不能減小的原因。 它們使用比傳統(tǒng)單端信號(hào)小得多的信號(hào)幅度。 或者他可以選擇使用4路SerDes， 每路8位數(shù)據(jù)和256Mbps帶寬。 一般來(lái)講， ， 而CML在600Mbps和10Gbps之間。升級(jí)路徑: 串行背板的許多好處之一是， 隨著系統(tǒng)帶寬的增加， 串行連接的速率可隨之而增。 用今天的SerDes技術(shù)， 工程師可以采用慢速SerDes加多通道設(shè)計(jì)，也可以使用高速SerDes結(jié)合少通道甚至于單通道設(shè)計(jì)。 低噪音的好處可表現(xiàn)為降低了的RFI/EMI (無(wú)線/電磁輻射干擾)， 減少了的地彈和傳輸線效應(yīng)包括串?dāng)_及反射。 1) 可靠的高數(shù)據(jù)量， 和2) 背板PCB面積減少。 時(shí)鐘信號(hào)在發(fā)送端被調(diào)制在數(shù)據(jù)里然后在接收端被時(shí)鐘數(shù)據(jù)恢復(fù)線路(CDR)抽取出來(lái)(圖4)。 隨著對(duì)系統(tǒng)帶寬的要求不斷增加， 平行背板連接面臨著挑戰(zhàn)。光互聯(lián)論壇(OIF)制訂了多種光纖通信芯片之間的接口標(biāo) 準(zhǔn)，其中公共電氣接口(CEI)把背板通信速率提高到6G和11G的水平。隨著互聯(lián)網(wǎng)絡(luò)信息流量的增長(zhǎng)，對(duì)信息存儲(chǔ)容量的需求也大大增長(zhǎng)。 SERDES技術(shù)的應(yīng)用 最早用于光纖通信的SERDES技術(shù)會(huì)繼續(xù)在信息高速公路的建設(shè)中發(fā)揮主導(dǎo)作用。SERDES芯片的設(shè)計(jì)需要模擬和數(shù)字兩方面即混合信號(hào)的設(shè)計(jì)經(jīng)驗(yàn)。 通信標(biāo)準(zhǔn)制訂了嚴(yán)格的性能指標(biāo)以確保系統(tǒng)的可靠性和互用性。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1