【正文】 的正弦值存入LUT中，以相位累加器的輸出作為地址獲取相應的正弦值；基于LUT的實現(xiàn)方法在設計時需要考慮相位累加器的位寬、LUT的深度與LUT的寬度，這兩者對系統(tǒng)性能起著至關(guān)重要的作用。顯然，此方案使得整體結(jié)構(gòu)緊湊，有效地節(jié)省了存儲空間。由于LUT的地址位寬為8bit(這取決于LUT的深度)，那么采用8bit表示整型數(shù)據(jù)64是沒有問題的。相位累加器的步進值K決定了DDS的輸出頻率?；诓楸矸ǎ↙UT）。 利用IIR濾波器產(chǎn)生正弦波該濾波器輸出與輸入之間的關(guān)系可表示為： （21）在z域可表示為： （22）從而其傳遞函數(shù)可表示為：（23）上式中，p1和p2是該濾波器的極點，且滿足， 。(4)目標器件的編程下載。具體步驟如下。這些I/O結(jié)構(gòu)支持高速協(xié)議，傳送速率達到每秒百兆位甚至千兆位。存儲器模塊就是特殊的專用模塊，可以配置為不同類型的存儲器。除了基本輸入、輸出及雙向信號，I/O引腳還支持多種I/O標準，包括多種最新的低電壓高速標準。老款的非FPGA器件是無法實現(xiàn)的。寄存器的異步控制信號，如清位、復位或者預設等，都可以由其他邏輯產(chǎn)生，也可以來自I/O引腳。 LE包括3個主要部分：查找表(LUT)、進位邏輯和輸出寄存器邏輯。FPGA是一種半定制電路[[] 張亮，沈沛意，肖瀟等. 基于 Xinlinx FPGA 的多核嵌入式系統(tǒng)設計基礎[M].西安:西安電子科技大學出版社，2011]，可以歸屬于ASIC。借助于直接數(shù)字頻率合成(DDS)技術(shù)，人們又研制出了任意波形發(fā)生器(AWG)。 DDS的缺點當然DDS也存在一些缺點，主要表現(xiàn)如下： (1)DDS系統(tǒng)輸出信號頻率的高端相對于現(xiàn)在的一些高頻應用場合（比如3G通信等）來說是比較低的，輸出信號頻率的高端一般在幾十MHZ至400MHz左右。(5)相位噪聲小。國內(nèi)任意波形發(fā)生器的研制開發(fā)始從上世紀90年代，經(jīng)過努力，近年來取得了可喜的成果。33503A BenchLink Waveform Builder Pro軟件可快速輕松地定制波形。Agi1ent公司最新出品的M8190A 12GSa/s 任意波形發(fā)生器主要特性與技術(shù)指標如下：[[] Agilent Technologies. M8190A 12 GSa/s 任意波形發(fā)生器[EB/OL]．]精密的任意波形發(fā)生器，提供兩個 DAC 設置：14 位分辨率，高達 8GSa/s。 Verilog 目錄摘 要................................................................................................................................IAbstract...............................................................................................................................I第一章 緒論.....................................................................................................................1 引言.....................................................................................................................1 國內(nèi)外現(xiàn)狀.........................................................................................................1 國外信號發(fā)生器現(xiàn)狀...............................................................................1 國外信號發(fā)生器現(xiàn)狀................................................................................2 DDS的優(yōu)劣勢......................................................................................................3 DDS的優(yōu)點...............................................................................................3 DDS的缺點...............................................................................................3 單芯片DDS介紹......................................................................................4 本論文主要內(nèi)容..................................................................................................4第二章 FPGA工作原理...................................................................................................6 FPGA 簡介...........................................................................................................6 FPGA的發(fā)展歷程及特性介紹................................................................６ FPGA系統(tǒng)結(jié)構(gòu)和資源............................................................................６ FPGA的設計流程......................................................................................9 FPGA實現(xiàn)DDS的方法.......................................................................................11 基于IIR濾波器的DDS.............................................................................11 基于查表法（LTU）的DDS....................................................................13 兩種實現(xiàn)方法的比較.................................................................................17第三章 DDS工作原理.....................................................................................................18 DDS理論可行性....................................................................................................18 直接數(shù)字頻率合成基礎........................................................................................19 DDS的頻率分析...................................................................................................20 DDS輸出特性.......................................................................................................22 理想情況下的DDS頻譜特性.....................................................................22 非理想情況下的DDS頻譜特性.................................................................24 DDS系統(tǒng)輸出的雜散信號抑制方法...................................................................25 增加波形存儲器的有效容量.......................................................................25 抖動注入技術(shù)...............................................................................................25第四章 系統(tǒng)方案及電路設計.........................................................................................27 系統(tǒng)設計目標.......................................................................................................27 主要器件的選擇...................................................................................................27 FPGA主芯片的選擇....................................................................................27 DAC的選擇..................................................................................................28 系統(tǒng)構(gòu)成...............................................................................................................29 FPGA的設計.........................................................................................................29 系統(tǒng)控制模塊的設計...................................................................................29 按鍵消抖模塊設計.......................................................................................33 顯示模塊設計...............................................................................................34 頻率顯示模塊的設計............................................................................34 電壓幅值顯示模塊的設計....................................................................36 外圍接口電路...............................................................................................36第五章 調(diào)試..................................