【正文】 背景、現(xiàn)狀以及發(fā)展方向，明確指出了電子密碼鎖面臨的問(wèn)題和所解決的方法。在實(shí)際應(yīng)用中, 由于程序容易跑飛, 系統(tǒng)的可靠性能較差[2]。這種設(shè)計(jì)移動(dòng)方便。我國(guó)密碼鎖具行業(yè)對(duì)密碼鎖具高新技術(shù)的投入正逐年增大，高檔密碼鎖的市場(chǎng)需求也逐年增加[4]。除此之外，程序還要完成基本的密碼開(kāi)鎖功能，并通過(guò)揚(yáng)聲器長(zhǎng)時(shí)間鳴叫報(bào)警。正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能，一旦制造完成，就無(wú)法改變。然后，可快速將設(shè)計(jì)編程到器件中，并立即在實(shí)際運(yùn)行的電路中對(duì)設(shè)計(jì)進(jìn)行測(cè)試。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程[10]。 FPGA的應(yīng)用前景 在數(shù)字化的道路上，電子設(shè)計(jì)技術(shù)經(jīng)歷了并將繼續(xù)經(jīng)歷許多重大的變革，從應(yīng)用小規(guī)模集成電路SSI芯片構(gòu)成電路系統(tǒng)，到廣泛應(yīng)用微控制器或單片機(jī)MCU 在電子系統(tǒng)設(shè)計(jì)上發(fā)生了具有里程碑意義的飛躍 這一飛躍不但克服了 SSI 數(shù)字系統(tǒng)許多缺陷和設(shè)計(jì)困難 同時(shí)也為電子技術(shù)的應(yīng)用開(kāi)闊了更廣泛的前景 ，隨著社會(huì)經(jīng)濟(jì)的發(fā)展和技術(shù)進(jìn)步及電子技術(shù)的迅猛發(fā)展 ，電子設(shè)計(jì)技術(shù)面臨另一次更大意義的，即FPGA 復(fù)雜可編程邏輯器件 FieldProgrammable Gate ArrayFPGA/現(xiàn)場(chǎng)可編程門(mén)陣列Complex Programmable logic DeviceCPLD 在EDA 電子設(shè)計(jì)自動(dòng)化 基礎(chǔ)上的廣泛應(yīng)用. 從本質(zhì)上說(shuō), 新的電子系統(tǒng)運(yùn)轉(zhuǎn)的物理機(jī)制又歸回到原來(lái)的純數(shù)字電路結(jié)構(gòu),但在更高層次上容納了過(guò)去數(shù)字技術(shù)的優(yōu)秀部分,揚(yáng)棄了MCU系統(tǒng)的應(yīng)用模式,卻包括了MCU的內(nèi)部資源，使電子設(shè)計(jì)的技術(shù)操作和系統(tǒng)構(gòu)成的整體發(fā)生質(zhì)的飛躍，是一種更高層次的循環(huán) ，如果說(shuō)MCU在邏輯的實(shí)現(xiàn)上是無(wú)限的話，那么 CPLD/FPGA 不但包括了 MCU 這一特點(diǎn) 且可觸及硅片電路線度的物理極限 并兼有串并行工作方式 高速 高可靠性以及寬口徑實(shí)用性等多方面的特點(diǎn)，不僅如此，隨著EDA技術(shù)的發(fā)展和FPGA 在深亞微米領(lǐng)域的進(jìn)軍。對(duì)于一個(gè)電路模塊或者數(shù)字系統(tǒng)而言 ,定義了外部端口后 ,一旦內(nèi)部功能算法完成后 ,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不必知道其內(nèi)部結(jié)構(gòu)和算法。利用硬件描述語(yǔ)言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門(mén)級(jí)三個(gè)不同層次進(jìn)行設(shè)計(jì)，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。 系統(tǒng)實(shí)現(xiàn)方案的論證比較方案一 ：采樣臺(tái)灣凌陽(yáng)科技有限公司推出的以凌陽(yáng)自主研發(fā)的SPCE061A芯片為主控芯片，用一條下載線連接到計(jì)算機(jī)就可以實(shí)現(xiàn)在線仿真、在線調(diào)試、在線下載，低廉的價(jià)格保證了系統(tǒng)可靠開(kāi)發(fā)；此外，61板具有SOC概念、DSP功能和語(yǔ)音特色，為電子密碼鎖的語(yǔ)音報(bào)警提供了方便，但是基于單片機(jī)設(shè)計(jì)的密碼鎖外圍電路比較復(fù)雜，系統(tǒng)可靠性差，密碼的數(shù)量少，尤其是系統(tǒng)的程序不夠穩(wěn)定，功率較大，需要專門(mén)的電源供電，所以不采用這個(gè)方案。FPGA主要實(shí)現(xiàn)以下邏輯功能：鍵盤(pán)處理、數(shù)碼顯示、設(shè)置密碼、解碼開(kāi)門(mén)以及報(bào)警等控制功能。通過(guò)FPGA的處理，從而實(shí)現(xiàn)基于FPGA的電子密碼鎖的設(shè)計(jì)。 FPGA邏輯功能結(jié)構(gòu)及開(kāi)發(fā) FPGA芯片F(xiàn)LEX10K在工作期間，將配置數(shù)據(jù)保存在SRAM中，而SRAM數(shù)據(jù)是易丟失的。 FPGA使用的開(kāi)發(fā)軟件為MAX+PLUS II。 鍵盤(pán)控制電路結(jié)構(gòu)與原理按鍵方式分為獨(dú)立式和行列式兩種，本設(shè)計(jì)采用行列式按鍵結(jié)構(gòu)，是44鍵盤(pán)，本設(shè)計(jì)中只用了其中的11個(gè)按鍵。在單片機(jī)應(yīng)用系統(tǒng)中通常使用的是7段LED。共陽(yáng)極與共陰極的段選碼互為補(bǔ)數(shù)。由于 VHDL 擅長(zhǎng)描述模塊的邏輯功能 , 而原理圖擅長(zhǎng)描述硬件連接關(guān)系，所以在底層設(shè)計(jì)中，對(duì)底層所有模塊使用VHDL 語(yǔ)言進(jìn)行描述，在頂層設(shè)計(jì)中，使用原理圖輸入方法。這樣做的好處是可以先調(diào)試各個(gè)單元電路，在每個(gè)單元電路設(shè)計(jì)完成后 ,采用專門(mén)的仿真工具進(jìn)行功能仿真,確定每個(gè)單元電路都沒(méi)有問(wèn)題后再連接頂層圖形文件，這樣整個(gè)系統(tǒng)的調(diào)試就輕松得多，可節(jié)省不少設(shè)計(jì)時(shí)間。成都：電子科技大學(xué)出版社，2000.[12] :.[13] .[14] 辛春艷，VHDL硬件描述語(yǔ)音。 (2)本裝置結(jié)構(gòu)簡(jiǎn)單、體積小、性能穩(wěn)定，操作容易、使用方便，可以安裝在不同的門(mén)上，具有一定推廣應(yīng)用價(jià)值。 頂層圖形 原理圖輸入完成后還要選定器件，鎖定引腳，然后就可以進(jìn)行綜合了。 ： 否否否否否是是是是是開(kāi)始鍵盤(pán)輸入是數(shù)字鍵？門(mén)已開(kāi)？輸入一位密碼開(kāi)門(mén)存入新密碼，清顯示密碼正確？不正確次數(shù)達(dá)到三？不正確次數(shù)加一報(bào)警有鎖門(mén)信號(hào)？清顯示，關(guān)門(mén) 系統(tǒng)控制圖程 鍵盤(pán)掃描程序框圖開(kāi)始時(shí)鐘上升沿觸發(fā)？列為高電平？逐列掃描 鍵盤(pán)掃描程序框圖 獲取鍵值程序框圖 開(kāi)始時(shí)鐘上升沿？按鍵按下？判斷行和列輸出左移清0？右移清零 鍵值程序框圖、報(bào)警模塊開(kāi)始門(mén)已開(kāi)？輸入密碼后確認(rèn)密碼正確？開(kāi)門(mén)，不響警報(bào)計(jì)數(shù)器+1，仍關(guān)門(mén)不正確次數(shù)大于3？復(fù)位？計(jì)數(shù)器清0，警報(bào)停止報(bào)警 解碼報(bào)警模塊7系統(tǒng)的原理實(shí)現(xiàn) 基于FPGA的數(shù)字系統(tǒng)的層次化設(shè)計(jì)，一般都要經(jīng)過(guò) 4 個(gè)階段: 設(shè)計(jì)輸入、編譯、仿真驗(yàn)證、下載器件。7段顯示塊與FPGA接口非常容易。首先固定輸出4行為高電平(接到電源)，然后輸出4列為低電平，在讀入輸出的4行的值，通常高電平會(huì)被低電平拉低，如果讀入的4行均為高電平，那么肯定沒(méi)有按鍵按下，否則，如果讀入的4行有一位為低電平，那么對(duì)應(yīng)的該行肯定有一個(gè)按鍵按下，這樣便可以獲取到按鍵的行值。首先，根據(jù)系統(tǒng)的邏輯功能生成頂層結(jié)構(gòu)圖。對(duì)器件進(jìn)行配置時(shí)，我們先用被動(dòng)串行法（passive serial）。設(shè)計(jì)輸入(圖形或VHDL(甚高速集成電路硬件描述語(yǔ)言)等)經(jīng)過(guò)編譯后產(chǎn)生的數(shù)據(jù)格式(網(wǎng)表),大多配置到LAB中。初始密碼為0，即上電后，按確認(rèn)鍵即可開(kāi)門(mén)。方案的論證比較 在實(shí)際應(yīng)用中, 由于程序容易跑飛, 系統(tǒng)的可靠性能較差，而基于FPGA設(shè)計(jì)的電子密碼鎖克服了基于單片機(jī)設(shè)計(jì)密碼鎖的缺點(diǎn)。據(jù)統(tǒng)計(jì)，目前在美國(guó)硅谷約有90%以上的ASIC和FPGA采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)。（4）程序包（PACKAGE）程序包是經(jīng)常使用的數(shù)據(jù)類型和子程序的集合，可以認(rèn)為是VHDL的工具箱,主要對(duì)程序包中的常量、數(shù)據(jù)類型和子程序進(jìn)行格式描述，類似于C語(yǔ)言中的頭文件。其中電子設(shè)計(jì)自動(dòng)化EDA (即Electronic Design Automation)的關(guān)鍵技術(shù)之一就是可以用硬件描述語(yǔ)言(HDL)來(lái)描述硬件電路。這種先進(jìn)的編程方式已成為當(dāng)今世界上各類可編程器件發(fā)展的趨勢(shì)在 5V 工作電平下可隨時(shí)對(duì)正在工作的系統(tǒng)上的 CPLD/FPGA 進(jìn)行全部或部分地在系統(tǒng)編程 并可進(jìn)行芯片內(nèi)部資源的重新分配同時(shí)進(jìn)行所謂菊花鏈?zhǔn)?