【正文】 ,L4 實(shí)現(xiàn)與功能 ,即 L4=L1?? L2?? L3,而 L= L4 E ,所以輸出邏輯表達(dá)式為 L= AB BC D E 圖題 表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中 n 個(gè)三態(tài)門的輸出接到數(shù)據(jù)傳輸總 線， D1， D2， …… Dn 為數(shù)據(jù)輸入端 ， CS1， CS2…… CSn 為片選信號輸入端 .試問 : (1) CS 信號如何進(jìn)行控制 ,以便數(shù)據(jù) D1,D2, …… Dn 通過該總線進(jìn)行正常傳輸 。而 VB1≥ 時(shí)，將會(huì)使 T1 的集電結(jié)處于正偏， T2， T3 處于飽 和狀態(tài)，使 T4 截止，與非門輸出為低電平。但 VBI 是個(gè)不可能大于 的。 （ 2）從上面分析計(jì)算可知， 74LS04 所驅(qū)動(dòng)的兩類負(fù)載無論書灌電流還是拉電流均未超 圖題 所示為集電極門 74LS03 驅(qū)動(dòng) 5 個(gè) CMOS 邏輯門，已知 OC 門輸管 截止時(shí)的漏電流 =；負(fù)載門的參數(shù)為： =4V,=1V,==1A 試計(jì)算上拉電阻 的值。 解： 根據(jù)組合邏輯的設(shè)計(jì)過程，首先要確定輸入輸出變量，列出真值表。 解：真值表 電路圖 用譯碼器 74HC138 和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù) F=. 解：將函數(shù)式變換為最小項(xiàng)之和的形式 F= = 課后答案網(wǎng) 將輸入變量 A、 B、 C 分別接入 、 、 端，并將使能端接有效電平。 將變量 A、 B 分別接入地址選擇輸入端 S1 、 S0 ，變量 C 接入輸入端。 解：分析圖題 4． 4， 31 所示電路，根據(jù) MN 的不同取值，確定加法器 74HC283 的輸入端 B3B2B1B0 的值。 1． 6 所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解 6． 1。 解：激勵(lì)方程 狀態(tài)方程 課后答案網(wǎng) 輸出方程 Z=AQ1Q0 根據(jù)狀態(tài)方程組和輸出方程可列 出狀態(tài)表，如表題解 6． 2． 4 所示，狀態(tài)圖如圖題解 6。 1 所示。根據(jù) D 觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表 直接畫出 2 個(gè)卡諾圖，如圖題解 6． 3。啟動(dòng)信號撤消后，由于 Q。 （ 1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，如表題解 所示 ? 課后答案網(wǎng) (2) 用卡諾圖化簡，得激勵(lì)方程 （ 3）畫出電路 用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加 1 計(jì)數(shù)器 解：需要 3 個(gè)觸發(fā)器 課后答案網(wǎng) （ 1）狀態(tài)表，激勵(lì)表 （ 2）用卡諾圖化簡得激勵(lì)方程 （ 3）畫出電路圖 （ 4）檢查自啟動(dòng)能力。 試分析電路，說明電路是幾進(jìn)制計(jì)數(shù)器 解：兩片 74HCT161 級聯(lián)后，最多可能有 162＝ 256 個(gè)不同的狀態(tài)。 反饋清零法：利用 74HCT161 的 “異步清零 ”功能，在第 24 個(gè)計(jì)數(shù)脈沖作用后，電路的輸 出狀態(tài)為 00011000 時(shí)，將低位芯片的 Q3 及高位 芯片的 Q0 信號經(jīng)與非門產(chǎn)生清零信號，輸 出到兩芯片的異步清零端，使計(jì)數(shù)器從 00000000 狀態(tài)開始重新計(jì)數(shù)。 （ 1） 64K1 （ 2） 256K4 （ 3） lM1 （ 4） 128K8 解：求解本題時(shí)，只要弄清以下幾個(gè)關(guān)系就能很容易得到結(jié)果： 存儲(chǔ)單元數(shù) =字?jǐn)?shù) 位數(shù) 地址線根數(shù)（地址碼的位數(shù)） n與字?jǐn)?shù) N的關(guān)系為： N=2n 數(shù)據(jù)線根數(shù)＝位數(shù) （ 1）存儲(chǔ)單元〓 64K1〓 64K（注： lK＝ 1024）；因?yàn)椋?64K〓 2?。 解：采用 8K8 位的 sRAM 構(gòu)成 16K16 位的存儲(chǔ)器系統(tǒng)，必須同時(shí)進(jìn)行字?jǐn)U展和位擴(kuò)展。其中（ 0）和（ 1）、（ 2） 和（ 3）分別構(gòu)成兩個(gè) 8K16 位存儲(chǔ)系統(tǒng)；非門將 A13 反相，并將 A13 和 /A13 分別連接到兩組 8K16 的片選使 能端 CE 上，實(shí)現(xiàn)字?jǐn)U展。系統(tǒng)共需要 4 片 8K8 位的 SRAM 芯片。 ！ ＿ （ 4） lM 個(gè)存儲(chǔ)單元 ， 17 根地址線， 8 根數(shù)據(jù)線。在第 24 個(gè)計(jì)數(shù) 脈沖作用后，將 11101000 狀態(tài)置人 計(jì)數(shù)器，并從此狀態(tài)開始重新計(jì)數(shù)。 試用 74HCT161 構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。因此，可用 “反饋量數(shù)法 ”實(shí)現(xiàn)：令 74HCT161 的數(shù)據(jù)輸人端 D3D2D1D0 ＝ 1001，并將進(jìn)位信號 TC 經(jīng)反相器反相后加至并行置數(shù)使能端上。 由圖題解 6． 5。由 D 觸發(fā)器的特性方程 Q＾ ← l＝ D，可得圖題解 6． 3， 4（ b） 所示電路的狀態(tài)方程組為 代入無效狀態(tài) 11，可得次態(tài)為 00，輸出 Y=1。電路需要兩個(gè)下降沿觸發(fā)的 D 觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出 為 Q Q0，輸人信號為 A，輸出信號為 Y （ 1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解 6。 2． 5 所示。 2． 1（ a）所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。 該電路為可控制的加法電路。 解： 1. F?? ABC?? ABC?? ABC?? m4?? m5?? m1 D1=D4=D5=1,其他 =0 2. 課后答案網(wǎng) 4， 4． 26 試用數(shù)值比較器 74HC85 設(shè)計(jì)一個(gè) 8421BCD 碼有效性測試電路，當(dāng)輸人 為 8421BCD 碼時(shí)，輸出為 1，否則為 0。所顯示的字符即為 A2A2A1A 所表示的十進(jìn)制數(shù)，顯示的字符序列為 0、 6 、 4。 解： 1）設(shè)一位教練和三位球迷分別用 A 和 表示，并且這些輸入變量為 1 時(shí)表示同 意，為 0 時(shí)表示不同意，輸出 L 表示表決結(jié)果。 解：由邏輯電路寫出邏輯表達(dá)式 L?? AB?? AB?? A B 首先將輸入 波形分段，然后逐段畫出輸出波形。 從主教材附錄 A 查出 74LS04 和 74ALS04 的參數(shù)如下（不考慮符號） 74LS04： IOL (max) =8mA, IOH (max) =。由（ 1）（ 2）， 當(dāng) VB1≥，與非門輸出為低電平。 （ a） EN A L 0 0 高阻 0 1 高阻 1 0 0 1 1 1 A L 0 0 1 0 1 0 1 0 高阻 1 1 高阻 1 0 高阻 1 1 高阻 EN A L 0 0 高阻 0 1 高阻 1 0 0 1 1 1 A L 0 0 1 0 1 0 1 0 高阻 1 1 高阻 1 0 高阻 1 1 高阻 EN A L 0 0 高阻 0 1 高阻 1 0 0 1 1 1 A L 0 0 1 0 1 0 1 0 高阻 1 1 高阻 1 0 高阻 1 1 高阻 課后答案網(wǎng) . 2（ b） （ c （ d） 為什么說 TTL 與非門的輸入端在以下四種接法下，都屬于邏輯 1：（ 1）輸入端懸空； （ 2）輸入端接高于 2V 的電源；（ 3）輸入端接同類與非門的輸出高電壓 ；（ 4）輸入端 接