fpga設(shè)計(jì)袁百靈ppt課件-文庫吧在線文庫
【正文】 begin begin q1 = d。 input d,clk。 always (negedge clk) always (negedge clk) q2 = q1。 reg q。 q = tmp。 else begin else begin tmp = a amp。 endmodule endmodule 返回 module test() module test() input a,b,clk,rst_n。 reg q1,q2,q3。 q3 = q2。 output q3。 tmp2=c amp。 reg y,tmp1,tmp2。 ? ２．在 always塊中， 時(shí)序邏輯設(shè)計(jì) 使用非阻塞 賦值“《＝”。 end endmodule module non_block (a,c,clk)。這樣從宏觀上看整個(gè) 芯片滿足了處理速度的要求。if() …。I16。 ? FPGA/CPLD的資源情況 ： ? 一般是由 底層可編程硬件單元 、 BLOCK RAM資源、布線資源、可配置的 IO單元、 時(shí)鐘資源 等組成 。 …… ? end endcase ? end C: Verilog: 1) if() … 1) if() … else… else … 2)swithch(variable) 2) case (var) { value1: …
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1