【正文】 P LOOP語(yǔ)句 LOOP語(yǔ)句使程序能 進(jìn)行有規(guī)則的循環(huán)，循環(huán)的次數(shù)受迭代算法控制。 END ENTITY parity_check。 2. WHILELOOP [標(biāo)號(hào) ]: WHILE 條件 LOOP 順序處理語(yǔ)句 。 ?NEXT語(yǔ)句用在 LOOP語(yǔ)句中，實(shí)現(xiàn) LOOP語(yǔ)句的內(nèi)部循環(huán)控制。 如果 EXIT語(yǔ)句位于一個(gè)內(nèi)循環(huán) LOOP語(yǔ)句中 ，執(zhí)行 EXIT語(yǔ)句 ， 程序僅僅退出內(nèi)循環(huán) ， 而仍然留在外循環(huán)的 LOOP語(yǔ)句中 。 1. WAIT ON [標(biāo)號(hào) :] WAIT ON 敏感信號(hào)列表； 例如： WAIT ON a,b。 wait on a,b。 3. WAIT FOR WAIT FOR 時(shí)間表達(dá)式 。 在多條件等待時(shí)，表達(dá)式的值至少應(yīng)包含一個(gè)信號(hào)量的值；只有信號(hào)量的變化才能引起等待語(yǔ)句表達(dá)式的一次新的評(píng)價(jià)和計(jì)算。 B: PRCOESS BEGIN WAIT UNTIL senda=?0?。 senda=?1? after 10 ns。PROCESS語(yǔ)句是 VHDL語(yǔ)言中描述硬件系統(tǒng)并發(fā)行為的最基本的語(yǔ)句 。 條件信號(hào)賦值 (Conditional Signal Assignment)語(yǔ)句 條件信號(hào)賦值語(yǔ)句也是并發(fā)描述語(yǔ)句 ,它可以根據(jù)不同條件將不同的多個(gè)表達(dá)式之一的值代入信號(hào)量 。 注意幾點(diǎn)： 條件信號(hào)賦值語(yǔ)句與 IF語(yǔ)句的不同之處在于 ,后者只能在進(jìn)程內(nèi)部使用 (因 為它們是順序語(yǔ)句 )。 ARCHITECTURE behav OF mux IS SIGNAL sel: INTEGER。 AND b=?139。 q： OUT STD_LOGIC)。 PROCESS（ sel) IS BEGIN CASE sel IS WHEN “00” = q=i0。該語(yǔ)句指定了本構(gòu)造體中所調(diào)用的是哪一個(gè)現(xiàn)成的邏輯描述模塊。 ?IF—GENERATE語(yǔ)句在條件為“真”時(shí)才執(zhí)行結(jié)構(gòu)內(nèi)部的語(yǔ)句，語(yǔ)句同樣是并發(fā)處理的，該結(jié)構(gòu)中沒(méi)有 ELSE項(xiàng)。 q: OUT STD_LOGIC)。 dff1: dff PORT MAP (z(0),clk,z(1))。 USE 。 SIGNAL z:STD_LOGIC_VECTOR(1 to (len1))。 END ARCHITECTURE if_shift。 信號(hào)賦值語(yǔ)句 過(guò)程調(diào)用語(yǔ)句（ Procedure Call) PROCEDURE 過(guò)程名（參數(shù) 1；參數(shù) 2； … ） IS [定義語(yǔ)句 ]； (變量等定義） BEGIN [順序處理語(yǔ)句 ]； （過(guò)程的語(yǔ)句） END [PROCEDURE] 過(guò)程名； 在構(gòu)造體或 BLOCK語(yǔ)句中的過(guò)程調(diào)用語(yǔ)句為并發(fā)過(guò)程調(diào)用語(yǔ)句。 VHDL有 4個(gè)級(jí)別： FAILURE、 ERROR、 WARNING、 NOTE。 雖然 VHDL提供了使用判決函數(shù)處理多驅(qū)動(dòng)源問(wèn)題的機(jī)制，但一般在設(shè)計(jì)具體的邏輯電路時(shí)，不允許對(duì)同一信號(hào)使用多個(gè)并發(fā)語(yǔ)句進(jìn)行賦值。 c=b。RIGHT—— 得到數(shù)據(jù)類(lèi)或子類(lèi)區(qū)間的最右端的值； ?T39。 LOW表示標(biāo)量類(lèi)或子類(lèi)區(qū)間的底端 ， 表示約束區(qū)間的最低值 。 BEGIN tim1=tim?LEFT。得到 min tim9=tim39。 ?39。 len1=4 len2:=bit_strange’LENGTH。SUCC(x)——得到輸入 x值的下一個(gè)值； ?39。LEFTOF(x)。 SUBTYPE revers_time IS time RANGE year DOWNTO sec。 reverse_time39。 reverse_time39。這是因?yàn)椋诿杜e數(shù)據(jù)time 中，最小值是 sec， time39。 ?39。LOW(n) 39。 BEGIN left_range:=bit_range?LEFT。 得到 0 right_range:=bit_range?RIGHT。139。 ?s?LAST_EVENT——該屬性得到一個(gè)時(shí)間類(lèi)型的值，即從信號(hào)的前一個(gè)事件發(fā)生到現(xiàn)在所經(jīng)過(guò)的時(shí)間。 LIBRARY IEEE, USE IEEE. STD_LDGIC_1164. ALL, ENTITY dff IS PORT（ d,clk: IN STD_LOGIC。 IF clk39。 如果原來(lái)的電平為 39。 IF (clk39。電平之前一定處于 39。LAST_EVENT 建立時(shí)間 保持時(shí)間 建立時(shí)間和保持時(shí)間示例 建立時(shí)間檢查保證數(shù)據(jù)輸入信號(hào)在建立時(shí)間內(nèi)不發(fā)生變化；保持時(shí)間檢查保證在參考沿后面的一段規(guī)定的保持時(shí)間內(nèi)數(shù)據(jù)輸入信號(hào)不發(fā)生變化。LAST_EVENT=setup_time) REPORT ” SETUP VIOLATION” SEVERITY ERROR。LAST_ACTIVE 屬性 39。LAST_EVENT類(lèi)似。 ?s?QUIET[(time)] ——該屬性可建立一個(gè)布爾量，在括號(hào)內(nèi)的時(shí)間表達(dá)式所說(shuō)明的時(shí)間內(nèi)，若信號(hào)沒(méi)有被刷新，則屬性可以得到“真”的結(jié)果。DELAYED屬性時(shí)，如果所說(shuō)明的延時(shí)時(shí)間事先未加定義，那么實(shí)際的延時(shí)時(shí)間就被賦值為 0 ns。 BEGIN inta=TRANSPORT a after a_ipd。 (2) 屬性 39。 END ENTITY pulse_gen。 d=NOT(b AND c)。039。)) THEN …… END IF。QUIET具有與 39。039。BASE39。RANGE[(n)] ?a39。 END LOOP。 用戶自定義的屬性 用戶自定義屬性的值在仿真中是不能改變的，也不能用于邏輯綜合。 ATTRIBUTE max_area OF fifo: ENTITY IS 。 BEGIN FOR i IN vect39。BASE39。BASE do_nothing: PROCESS(x) IS TYPE color IS (red,blue,green,yellow,brown,black)。TRANSACTION 屬性 39。STABLE需要建立一個(gè)額外的信號(hào)，這將使其使用更多的內(nèi)存。139。EVENT) AND (clk=39。 0 10 20 30 40 50 60 70 80 a b 如果屬性 39。 LIBRARY IEEE。 ARCHITECTURE attr OF and2 IS begin c=a39。 PORT(a,b:IN STD_LOGIC。DELAYED可以建立一個(gè)所加信號(hào)的延遲版本。DELAYED[(time)] ——該屬性將產(chǎn)生一個(gè)延時(shí)信號(hào)。ACTIVE將返回布爾量，與屬性與 39。 屬性 d39。 BEGIN setup_check: PROCESS (clk) BEGIN IF clk39。LAST_EVENT 屬性 39。LAST_VALUE=39。X39。139。139。 3. 信號(hào)的函數(shù)屬性 （ 1） 屬性 39。時(shí)，觸發(fā)器輸出信號(hào)在時(shí)鐘邊沿到來(lái)時(shí)保持，則認(rèn)為觸發(fā)器輸出信號(hào)被刷新，但是沒(méi)有事件發(fā)生。 3. 信號(hào)的函數(shù)屬性 VHDL語(yǔ)言規(guī)定： 信號(hào)的值發(fā)生改變稱(chēng)為發(fā)生了一個(gè)事件。 得到 0 END PROCESS。HIGHT (n) 39。 ?39。 數(shù)組屬性函數(shù)可以分為 4種： ?39。PRED時(shí)， y:=sec。 time39。 time39。 39。SUCC(x)=39。 該返回值可能是枚舉類(lèi)型數(shù)據(jù)的位置序號(hào) ， 也可能是信號(hào)有某種變化的指示 ， 還可能是數(shù)組區(qū)間中的某一個(gè)值 。 屬性名 PROCESS(a) IS TYPE bit4 IS ARRAY (0 TO 3) OF BIT。得到 FALSE END ARCHITECTURE time1。 得到 sec tim5=revers_tim?LEFT。 ARCHITECTURE time1 OF time IS TYPE tim IS (sec,min,hour,day,month,year)。 標(biāo)量類(lèi)型數(shù)值屬性的書(shū)寫(xiě)格式為： 標(biāo)量類(lèi)型 39。 數(shù)值屬性用來(lái)得到 標(biāo)量類(lèi)型 或 數(shù)組類(lèi)型 的有關(guān)值。 b: IN STD_LOGIC。 例如： ASSERT（ sendB=?1?) REPORT”sendB timed out at ?1?” SEVERITY ERROR。 ARCHITECTURE … BEGIN PROCESS（ z,q） IS BEGIN vector_to_int （ z， x_flag， q） ； …… END PROCESS； END ARCHITECTURE … 。 END ARCHITECUTRE beh。 END GENERATE。 END ENTITY shift。 從上例可以發(fā)現(xiàn)，在移位寄存器的輸入端和輸出端的信號(hào)連接無(wú)法用 FOR—GENERATE語(yǔ)句來(lái)實(shí)現(xiàn)，只能用兩條信號(hào)代入語(yǔ)句來(lái)完成。 g1:FOR i in 0 TO 3 GENERATE dffx: dff PORT MAP (z(i),clk,z(i+1))。 ENTITY shift IS PORT (a,clk: IN STD_LOGIC。 COMPONENT 語(yǔ)句及 PORT MAP 語(yǔ)句 GENERATE語(yǔ)句 GENERATE語(yǔ)句用來(lái)產(chǎn)生多個(gè)相同的結(jié)構(gòu)， 有 FOR—GENERATE和 IF—GENERATE兩種形式： 標(biāo)號(hào)： FOR 變量 IN 不連續(xù)區(qū)間 GENERATE 并發(fā)處理語(yǔ)句 。 WHEN OTHERS=q=?X?。 b。 END ARCHITECTURE behav。 AND b=?039。 USE IEEE. STD_LOGIC_1164. ALL。 a。 （ 2） BLOCK語(yǔ)句是一個(gè)獨(dú)立的子結(jié)構(gòu)，可以包含PORT和 GENERIC語(yǔ)句。 END PROCESS A。 END PROCESS B。 senda=?1? after 10 ns。 4. 多條件 WAIT 語(yǔ)句 WAIT ON nmi, interrupt UNTIL ((nmi=TRUE) OR (interrupt=TRUE)) FOR 5181。 ?表達(dá)式為布爾表達(dá)式，當(dāng)進(jìn)程執(zhí)行到該語(yǔ)句時(shí)將被掛起，直到表達(dá)式的值為“真”，進(jìn)程才被再次啟動(dòng)。 Process Begin y=a and b。如果有標(biāo)號(hào)說(shuō)明，下一條要執(zhí)行的語(yǔ)句將是標(biāo)號(hào)所說(shuō)明的語(yǔ)句。 如果 EXIT后面沒(méi)有跟 標(biāo)號(hào) 和 WHEN條件 ,則程序執(zhí)行到該語(yǔ)句時(shí)就無(wú)條件地從 LOOP語(yǔ)句中跳出 ,結(jié)束循環(huán)狀態(tài) ,繼續(xù)執(zhí)行 LOOP 語(yǔ)句后繼的語(yǔ)句 , 7. 1. 6 EXIT語(yǔ)句 EXIT語(yǔ)句是 LOOP語(yǔ)句中使用的循環(huán)控制語(yǔ)句，執(zhí)行EXIT語(yǔ)句將結(jié)束循環(huán)狀態(tài)，即從 LOOP語(yǔ)句中跳出，結(jié)束 LOOP語(yǔ)句的正常執(zhí)行。 i:=1。 END LOOP。 ASUM： FOR i IN 1 TO 9 LOOP sum:=i+sum； sum初始值為 0 END LOOP ASUM； LIBRARY IEEE。 ELSIF input(6)=?0? THEN y=“001”。 h 9 7 7 F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F F M u x 12 5 6 39。 h 1 1 39。 WHEN 11111110 = y= 000。 WHEN OTHERS= y= XXXXXXXX。139。 WHEN 1 = q=i1。 ?每個(gè) IF語(yǔ)句必須以 END IF結(jié)束。 y:OUT STD_LOGIC)。 END PROCESS。如果條件成立，則 IF語(yǔ)句所包含的順序處理語(yǔ)