【正文】 memory contains the bootstrap loader, which is used for programming of flash blocks, via a USART module. Information Memory (flash devices only) Flash devices in the 39。double R15again,since symbolic jmp is 2 words long Add R15,PC 。t document it sufficiently. Now, it is relative gibberish. Don39。1xx, with a built in LCD driver. You will find these referred to as 39。4xx devices throughout this book. Part Numbering Convention Part numbers for MSP430 devices are determined based on their capabilities. All device part numbers follow the following template: MSP430Mt Fa F bMc M: Memory Type C: ROM F: Flash P: OTP E: EPROM (for developmental use. There are few of these.) F a, F b: Family and Features 10, 11: Basic 12, 13: Hardware UART 14: Hardware UART, Hardware Multiplier 31, 32: LCD Controller 33: LCD Controller, Hardware UART, Hardware Multiplier 41: LCD Controller 43: LCD Controller, Hardware UART 44: LCD Controller, Hardware UART, Hardware Multiplier Mc: Memory Capacity 0: 1kb ROM, 128b RAM 1: 2kb ROM, 128b RAM 2: 4kb ROM, 256b RAM 3: 8kb ROM, 256b RAM 4: 12kb ROM, 512b RAM 5: 16kb ROM, 512b RAM 6: 24kb ROM, 1kb RAM 7: 32kb ROM, 1kb RAM 8: 48kb ROM, 2kb RAM 9: 60kb ROM, 2kb RAM Example: The MSP430F435 is a Flash memory device with an LCD controller, a hardware UART, 16 kb of code memory, and 512 bytes of RAM. The part numbering scheme described above is a bit fragmented. There are mon features not consistently represented (type of ADC, number of timers, etc), and there are some other inconsistencies (for example, the 33 family has the multiplier, but the 13 and 43s do not). I would remend against selecting parts based on their numbering scheme. Rather, once you have a vague idea of your requirements, go to the TI website (), and use their parametric sort feature. Architecture: CPU and Memory As discussed in chapter 1, the MSP430 utilizes a 16bit RISC architecture, which is capable of processing instructions on either bytes or words. The CPU is identical for all members of the 39。range checking Jge outofrange 。use R12 as we please Rla R12 Rla R12 Mov R12amp。 作為一個例子，這本書詳細描述 中斷功能，但假設(shè)你，讀者，已經(jīng)知道什么是中斷，以及如何使用它。 這系列 從非常小的（ 1k ROM, 128 bytes for RAM，美分）到大到（ 60k ROM, 2k RAM，并在 10 美元的價格 范圍）的設(shè)備。 部分編號慣例 MSP430 器件的數(shù)字部分為基礎(chǔ)來決定他們的能力。430 家庭的所有成員的 CPU 是完全相同的。經(jīng)過多年使用一或兩個工作寄存器，我非常喜歡我與 12個 16 位 CPU scratchpads 的第一次經(jīng)歷。 ALU 的處理加，減，比較和邏輯（與，或，異或）操作。 一般來說， 為了任何目的 你可以選擇這些寄存器 中的任何一種 ，數(shù)據(jù)或地址。這是 我以快速驗證算法寫的代碼，而不是 代碼，所以我沒有記載充分。 W(S) value in R2 value in R3 00 ———— 0000h 01 (0) (absolute mode) 0001h 10 0004h 0002h 11 0008h 0FFFFh 程序計數(shù)器位于 R0 的。if R157,do not use PC switch Cmp 0,R15 。如果這沒有執(zhí)行，代碼可以跳轉(zhuǎn)到一個意想不到的位置。我們將使用 R12 Mov P1IN,R12 。 這些狀態(tài)寄存器 的位是： ?進位標(biāo)志（ C） 位： 0（ LSB） 功能：當(dāng)運算結(jié)果產(chǎn)生進位時置位，可通過軟件或自動的設(shè)置或清除 。 OscOff 關(guān)閉包括外設(shè)在內(nèi)的一切。該指令集第 9 章 詳細描述 ，每個基 數(shù) 有詳細的指令說明相互作用之間的 標(biāo)志 和 命令 。 我的 SP有一個簡單的經(jīng)驗法則：不要管它。請記住，堆棧是在 RAM 中執(zhí)行。 目前，只有 2 位是落實在每一個字節(jié)。你要認清你 的 堆棧將成為 有多大 。 信息存儲器（只有閃存器件 ） 在 39。 中斷向 量 中斷向量位于 最后的 RAM 空間 ，地 址從 0FFE0h 到 0FFFEh。然而，由于高的 NRE（非經(jīng)常性工程）的費用， 當(dāng)成百上千 （或更多）臺 設(shè)備需要 時帶掩模的 ROM 僅有成本效益 。然而， OTP 是低收入和中等批量的 理想 應(yīng)用， 當(dāng)你仍對設(shè)計的穩(wěn)定性不確定是 可以成為一個有用的 中級 。這種能力允許例如下載固件，并讓開發(fā) 者為一個外部的 EEPROM 代入 代碼空間 的功能 。 EPROM 器件只對少數(shù)設(shè)備 可用 ，并 且每個標(biāo)準(zhǔn) 費用在 50美 元 。 在部分?jǐn)?shù)字中字母 “P” 確定了的型號， OTP 的部分是一個很好的 在 ROM 和 FLASH 之間的折中部分 。（例如：所有 MSP430Fxxx 零件是 閃存器件 ）。 第一部分 是位于地址 01000h 到0107Fh，第二個是 010FFh 到 01080h。你永遠不 可 能有太多 空閑的 的 RAM。 RAM RAM 總是始于位置 0200h，并連續(xù)到最后地址。 但是，只有 第一個六位 使用。每 個 推 入 應(yīng)該有一個彈出。堆棧實現(xiàn) 在 RAM 中，這是常見的做法，開始 SP 在 RAM 頂部（最高有效的 SP 值） ?？赏ㄟ^軟件或自動的設(shè)置或清除。該位由終端復(fù)位，RETI 指令置位，也可以用指令改變?；謴?fù)之前的 R12的數(shù)值 Reti 。如果中斷處理程序需要使用這些寄存器 之一 ， 首先 需要 將數(shù)值 存儲 在 RAM。double R15again,since symbolic jmp is 2 words long Add R15,PC 。 （即，如果值 = 0，跳轉(zhuǎn)到 location0，如果值 = 1， 跳轉(zhuǎn)到 location1 等），這個過程是在例 所示。(R2 是 聯(lián)合 使用 寄存器 。 在使用一致的工作寄存器 。430 為開發(fā)者提供 12 個 16 位工作寄存器， R4 通過 R15（ R0 通過 R3 用于其他功能，稍后介紹。但是，除此之外，這種結(jié)構(gòu)簡單，高效和清潔。 這種結(jié)構(gòu)有獨特的的幾個原因。 我會建議 對選擇部分根據(jù)他們的編號方案。 通過書 你會發(fā)現(xiàn)這些 相近的 39。 MSP430 系列 MSP430 系列是一種低功率大家族，功能豐富的 16 位 微控制器從得克薩斯儀器。return from interrupt ORG 0FFF0h DW Timer_A_Hi_Interrupt Status Register The Status Register is implemented in R2, and is prised of various system flags. The flags are all directly accessible by code, and all but three of them are changed automatically by the processor itself. The 7 most significant bits are undefined. The bits of the SR are: ? The Carry Flag (C) Location: SR(0) (the LSB) Function: Identifies when an operation results in a carry. Can be set or cleared by software, or automatically. 1=Carry occurred 0=No carry occurred ? The Zero Flag (Z) Location: SR(1) Function: Identifies when an operation results in a zero. Can be set or cleared by software, or automatically. 1=Zero result occurred 0=Nonzero result occurred ? The Negative Flag (N) Location: SR(2) Function: Identifies when an operation results in a negative. Can be set or cleared by software, or automatically. This flag reflects the value of the MSB of the operation result (Bit 7 for byte operations, and bit 15 for word operations). 1=Negative result occurred 0=Positive result occurred ? The Global Interrupt Enable (GIE) Location: SR(3) Function: Enables or disables all maskable interrupts. Can be set or cleared by software,