【正文】 據(jù)誤差。在此模式下，可傳送的數(shù)據(jù)率可達(dá) 2MBps。模擬信號通常先要考慮： 調(diào)制器工作在 500kHz的基頻上，所以高于 250kHz Ngquist頻率的輸入信號在輸出中呈現(xiàn)較低的頻率分量。因此，輸入級的電源也必須隔離。 隔離用的多功能 IC 新的多功能數(shù)據(jù)采集 IC 使設(shè)計人員有機會在跨越隔離屏?xí)r完成多個任務(wù)。4 個差分通道或 8 個單端通道 隨著切換速度的加快，現(xiàn)代數(shù)字系統(tǒng)遇到了一系列難題，例如：信號反射、延遲衰落、串音、和電磁兼容失效等等。所以，如果附近有其它線路，當(dāng)信號沿一根導(dǎo)線傳播時，其電場和磁場將會影響到其它線路。 這很類似於信號通過 “侵入者 ”時， “受害者 ”的反應(yīng)。幅值和平行線路間的距離成比例：距離越長，串音脈沖就越大。 如果你測到了前向串音，你就可以根據(jù)其極性判別你的走線是容性耦合還是感性耦合。 與前向串音不同，後向串音脈沖的幅值與線路長度無關(guān) ，其脈沖持續(xù)期是 “侵入 ”信號延遲時間的兩倍。後向串音信號及其反射之後的串音信號的極性和 “侵入 ”信號相同，其幅值是兩部分之和。另一種方法是利用終端，將單線改成多路耦合線。幾乎在所有情況下，分離耦合線路能夠大大降低串音干擾。所以，一般很少調(diào)整這兩個參量。 分層因素 一些印刷電路板設(shè)計者仍然不注意分層方法，這在高速電路設(shè)計中是個重大失誤。因為後向串音到達(dá)接收芯片後反射到驅(qū)動 芯片，所以驅(qū)動芯片的位置和性能是非常重要的?，F(xiàn)在考慮一系列耦合的傳輸線，例如，叁根互相有串音的傳輸線，或一對耦合傳輸線。所需的阻抗不必是 Z0 中的值，只要組成的阻抗網(wǎng)絡(luò)與 Z0匹配就行。 盡管實現(xiàn)中存在一些困難，阻抗陣列終端仍是對付信號反射和串音的致命武器，特別對於惡劣情況。傳輸線和地之間的阻抗也不能太大以致於不能驅(qū)動芯片。在這個 Z0 矩陣中，對 角線元素表示傳輸線對地線的阻抗值，非對角線元素是傳輸線耦合值。許多時候，你對驅(qū)動芯片技術(shù)無法選擇，你只能改變幾何參量來達(dá)到目的。所以，仿真時你必須注意，是哪種串音干擾占主要地位。一般的，使布線層靠近電源層（ Vcc或地），能夠降低串音干擾。如果你必須擴(kuò)大線路或網(wǎng)絡(luò)間的距離，那麼你最好擁有一個便於操作的軟件。再者，如果耦合長度超過驅(qū)動芯片下降或上升時延，耦合長度和前向串音的線性關(guān)系會到達(dá)一個飽和值，這時，縮短已經(jīng)很長的耦合線路對減少串音影響甚小。當(dāng)串音會影響電路特性時，你該怎麼辦？ 你可以采取以下兩種策略。因為驅(qū)動芯片的輸出電阻一般低於導(dǎo)線本身，常常引 起串音信號的反射。因為前向串音和 “侵入 ”信號的傳播方向及速度相同，所以前向串音的持續(xù)時間和 “侵入 ”信號等長。 在許多設(shè)備中，前向串音相當(dāng)小，而後向串音成了主要問題，尤其對於長條形電路板，因為電容耦合增強了。脈沖持續(xù)時間等於 “侵入 ”信號的切換時間。 高速快艇對水產(chǎn)生兩種影響。 電磁波包括隨時間變化的電場和磁場。新器件性 能集成的高水平使得跨越隔離屏障能實現(xiàn)從前做不到的更復(fù)雜的操作?？刂铺匦园ǎ? INA2132 的差分輸入信號的擺幅可以高于或低于新參考電平。 對隔離電壓的另一問題是輸入級所需的功率。輸出部分接收被調(diào)制的信號，把它變換回模擬電壓并去掉調(diào)制/解調(diào)過程中固有的紋波成分。 模擬信號隔離 在很多系統(tǒng)中，模擬信 號必須隔離。當(dāng) LE1 變低態(tài)時，數(shù)據(jù)字節(jié)開始傳輸穿越屏障。容許的偏移度 當(dāng)兩結(jié)點相隔一定距離時，情況就更是如此。加到 DIA 引腳的信號確定信號的流向?，F(xiàn)在有幾件基于LED IC 可用，其數(shù)據(jù)速率為 10Mbps 及以上。作用在隔離屏障上的高轉(zhuǎn)換率瞬態(tài)電壓可做為單電容屏障器件的信號，所以已開發(fā)出雙電容差分電路以使誤差最小。這允許發(fā)送和接收端外的地或基準(zhǔn)電平之差值可以高達(dá)幾千伏，并且防止了可能損害信號的不同地電位之間的環(huán)路電流。 飽胃口極大的 Pentium Intel 的 PentiumⅡ 規(guī)格里，要求在 500ns 內(nèi)電流由 5A 增高至 20A，轉(zhuǎn)換率為每微秒 30A。把它們放置於電路板上的正確地方就會顯出能源管理和保護(hù)方面有效與否的差別。高低端地電位參考引腳應(yīng)該返回到極接近控制放大器封裝的地那里。 電路的大電流部份應(yīng)該先行布線，你應(yīng)該采用地平面（ groundplate），或應(yīng)該引入隔離或半隔離地平面區(qū)域，限制地電流進(jìn)入特 定區(qū)域。但是，對於四相轉(zhuǎn)換器方案，例如說，就會在這四個轉(zhuǎn)換器中平分這種輸出電流。這些電解電容雖然有很大的電容量，但隨之而來也有大的 ESR和 ESL，兩者都有違設(shè)計者心意的。在 PC 主機中，它們提 供短路電流保護(hù)和差錯報告給控制器 IC。由人體靜電對該插座感應(yīng)的 ESD 脈沖放電，會導(dǎo)通至電路板上，并會輕易地?fù)p壞 USB 控制器。那些插板或插頭會插入到或拔除自帶有訊 號，電源線和地線的插座，而且有很高機會產(chǎn)生瞬變。在 Ether 交換器和路由器中所用的器件是暴露在高能量，雷電感應(yīng)瞬變之下的。之後，還要考慮應(yīng)把該器件放在板上的甚麼地方，如何給電路板布線等問題。傳統(tǒng)的 TVS 二極管具有電壓相關(guān)的電容，隨電壓減少而增加。同理，它的箝位電壓要足夠低，以防止受保護(hù)器件的損壞，這是由於在瞬變情況下，輸入上的電壓會是保護(hù)器件的箝位電壓。例如，大電流能源分布對於小型、便攜、手持式設(shè)備來說，就不是個大問題。然而，新型的芯片 采用了 ，對於鎖上以及因瞬變而失效非常敏感 —因電能引致和雷電引致的瞬變。 “高速化 ”趨勢 將 1999 年中檔 PC 的規(guī)格與五年前的相比較，它的中央處理機速度提高了大約一個數(shù)量級，而由 CPU 消耗的電流也提高了約一個數(shù)量級。不過，增添外部元件來保護(hù) ESD 的破壞又會與小型化趨勢相違背。不過，在探討特定問題和作出提議之前，先詳細(xì)看看系統(tǒng)設(shè)計的兩種潮流 —小型化和高速化 —如何影響這些問題，會有很大的幫助。 兩種系統(tǒng)的趨勢對於進(jìn)行混合設(shè)計的人們來說，又帶來了新的挑戰(zhàn)。由此討論，就不 難確定菜單中 類似 “solder Mask En1argement”等項目的設(shè)置了。 Protel在封裝庫中給出了一系列不同大小和形狀的焊盤，如圓、方、八角、圓方和定位用焊盤等，但有時這還不夠用，需要自己編輯。因此，選用 這類器件要定義好器件所在面，以免 “丟失引腳（ Missing Plns） ”。一般而言，設(shè)計線路時對過孔的處理有以下原則： （ 1） 盡量少用過孔，一旦選用了過孔，務(wù)必處理好它與周邊各實體的間隙，特別是容易被忽視的中間各層與過孔不相連的線與過孔的間隙，如果是自動布線，可在 “過孔數(shù)量最小化 ” （ Via Minimiz8tion）子菜單里選擇 “on”項來自動解決。防干擾和布線等特殊要 求，一些較新的電子產(chǎn)品中所用的印刷板不僅有上下兩面供走線，在板的中間還設(shè)有能被特殊加工的夾層銅箔，例如，現(xiàn)在的計算機主板所用的印板材料多在 4 層以上。有了以上解釋，就不難理解 “多層焊盤 ”和 “布線層設(shè)置 ”的有關(guān)概念了。不少初學(xué)者設(shè)計絲印層的有關(guān)內(nèi)容時，只注意文字符號放置得整齊美觀，忽略了實際制出的 PCB 效果。初學(xué)者設(shè)計過程中在計算機上往往看不到二者的區(qū)別，實質(zhì)上，只要你把圖面放大后就一目了然了。 各類膜（ Mask） 這些膜不僅是 PcB制作工藝過程中 必不可少的，而且更是元件焊裝的必要條件。找出未布通網(wǎng)絡(luò)之后，可用手工補償，實在補償不了就要用到 “飛線 ”的第二層含義，就是在將來的印板上用導(dǎo)線連通這些網(wǎng)絡(luò)?？隙ǖ氖?，在設(shè)計現(xiàn)代的數(shù)碼電路板同時又要避免振鈴、噪聲引致的差錯，和地電位跳動等問題，實在相當(dāng)困難的。不過，隨著芯片幾何尺寸的縮減，電路板上布線的間距趨近，物理學(xué)的規(guī)律開始呈現(xiàn)出來。開關(guān)技術(shù)是它的答案，但在此情況下，轉(zhuǎn)換器也成了它自己的潛在噪聲源。對於轉(zhuǎn)換器 來說，地電位參考線會感應(yīng)電壓的話，可能導(dǎo)致運作停止。以 500MHz 上限達(dá) 20A 或 30A的電流開關(guān)，它要求於每個使用點（ pointofuse）實際上有獨立的轉(zhuǎn)換器，還加上一個更大的一級電壓源對這些轉(zhuǎn)換器的全部進(jìn)行